arch/Config.in

   1 menu "Target options"
   2
   3 config BR2_ARCH_IS_64
   4         bool
   5
   6 config BR2_KERNEL_64_USERLAND_32
   7         bool
   8
   9 config BR2_SOFT_FLOAT
  10         bool
  11
  12 config BR2_ARCH_HAS_MMU_MANDATORY
  13         bool
  14
  15 config BR2_ARCH_HAS_MMU_OPTIONAL
  16         bool
  17
  18 config BR2_ARCH_HAS_FDPIC_SUPPORT
  19         bool
  20
  21 choice
  22         prompt "Target Architecture"
  23         default BR2_i386
  24         help
  25           Select the target architecture family to build for.
  26
  27 config BR2_arcle
  28         bool "ARC (little endian)"
  29         select BR2_ARCH_HAS_MMU_MANDATORY
  30         help
  31           Synopsys' DesignWare ARC Processor Cores are a family of 32-bit CPUs
  32           that can be used from deeply embedded to high performance host
  33           applications. Little endian.
  34
  35 config BR2_arceb
  36         bool "ARC (big endian)"
  37         select BR2_ARCH_HAS_MMU_MANDATORY
  38         help
  39           Synopsys' DesignWare ARC Processor Cores are a family of 32-bit CPUs
  40           that can be used from deeply embedded to high performance host
  41           applications. Big endian.
  42
  43 config BR2_arm
  44         bool "ARM (little endian)"
  45         # MMU support is set by the subarchitecture file, arch/Config.in.arm
  46         help
  47           ARM is a 32-bit reduced instruction set computer (RISC) instruction
  48           set architecture (ISA) developed by ARM Holdings. Little endian.
  49           http://www.arm.com/
  50           http://en.wikipedia.org/wiki/ARM
  51
  52 config BR2_armeb
  53         bool "ARM (big endian)"
  54         # MMU support is set by the subarchitecture file, arch/Config.in.arm
  55         help
  56           ARM is a 32-bit reduced instruction set computer (RISC) instruction
  57           set architecture (ISA) developed by ARM Holdings. Big endian.
  58           http://www.arm.com/
  59           http://en.wikipedia.org/wiki/ARM
  60
  61 config BR2_aarch64
  62         bool "AArch64 (little endian)"
  63         select BR2_ARCH_IS_64
  64         select BR2_ARCH_HAS_MMU_MANDATORY
  65         help
  66           Aarch64 is a 64-bit architecture developed by ARM Holdings.
  67           http://www.arm.com/products/processors/instruction-set-architectures/armv8-architecture.php
  68           http://en.wikipedia.org/wiki/ARM
  69
  70 config BR2_aarch64_be
  71         bool "AArch64 (big endian)"
  72         select BR2_ARCH_IS_64
  73         select BR2_ARCH_HAS_MMU_MANDATORY
  74         help
  75           Aarch64 is a 64-bit architecture developed by ARM Holdings.
  76           http://www.arm.com/products/processors/instruction-set-architectures/armv8-architecture.php
  77           http://en.wikipedia.org/wiki/ARM
  78
  79 config BR2_bfin
  80         bool "Blackfin"
  81         select BR2_ARCH_HAS_FDPIC_SUPPORT
  82         help
  83           The Blackfin is a family of 16 or 32-bit microprocessors developed,
  84           manufactured and marketed by Analog Devices.
  85           http://www.analog.com/
  86           http://en.wikipedia.org/wiki/Blackfin
  87
  88 config BR2_i386
  89         bool "i386"
  90         select BR2_ARCH_HAS_MMU_MANDATORY
  91         help
  92           Intel i386 architecture compatible microprocessor
  93           http://en.wikipedia.org/wiki/I386
  94
  95 config BR2_m68k
  96         bool "m68k"
  97         # MMU support is set by the subarchitecture file, arch/Config.in.m68k
  98         help
  99           Motorola 68000 family microprocessor
 100           http://en.wikipedia.org/wiki/M68k
 101
 102 config BR2_microblazeel
 103         bool "Microblaze AXI (little endian)"
 104         select BR2_ARCH_HAS_MMU_MANDATORY
 105         help
 106           Soft processor core designed for Xilinx FPGAs from Xilinx. AXI bus
 107           based architecture (little endian)
 108           http://www.xilinx.com
 109           http://en.wikipedia.org/wiki/Microblaze
 110
 111 config BR2_microblazebe
 112         bool "Microblaze non-AXI (big endian)"
 113         select BR2_ARCH_HAS_MMU_MANDATORY
 114         help
 115           Soft processor core designed for Xilinx FPGAs from Xilinx. PLB bus
 116           based architecture (non-AXI, big endian)
 117           http://www.xilinx.com
 118           http://en.wikipedia.org/wiki/Microblaze
 119
 120 config BR2_mips
 121         bool "MIPS (big endian)"
 122         select BR2_ARCH_HAS_MMU_MANDATORY
 123         help
 124           MIPS is a RISC microprocessor from MIPS Technologies. Big endian.
 125           http://www.mips.com/
 126           http://en.wikipedia.org/wiki/MIPS_Technologies
 127
 128 config BR2_mipsel
 129         bool "MIPS (little endian)"
 130         select BR2_ARCH_HAS_MMU_MANDATORY
 131         help
 132           MIPS is a RISC microprocessor from MIPS Technologies. Little endian.
 133           http://www.mips.com/
 134           http://en.wikipedia.org/wiki/MIPS_Technologies
 135
 136 config BR2_mips64
 137         bool "MIPS64 (big endian)"
 138         select BR2_ARCH_IS_64
 139         select BR2_ARCH_HAS_MMU_MANDATORY
 140         help
 141           MIPS is a RISC microprocessor from MIPS Technologies. Big endian.
 142           http://www.mips.com/
 143           http://en.wikipedia.org/wiki/MIPS_Technologies
 144
 145 config BR2_mips64el
 146         bool "MIPS64 (little endian)"
 147         select BR2_ARCH_IS_64
 148         select BR2_ARCH_HAS_MMU_MANDATORY
 149         help
 150           MIPS is a RISC microprocessor from MIPS Technologies. Little endian.
 151           http://www.mips.com/
 152           http://en.wikipedia.org/wiki/MIPS_Technologies
 153
 154 config BR2_nios2
 155         bool "Nios II"
 156         select BR2_ARCH_HAS_MMU_MANDATORY
 157         help
 158           Nios II is a soft core processor from Altera Corporation.
 159           http://www.altera.com/
 160           http://en.wikipedia.org/wiki/Nios_II
 161
 162 config BR2_or1k
 163         bool "OpenRISC"
 164         select BR2_ARCH_HAS_MMU_MANDATORY
 165         help
 166           OpenRISC is a free and open processor for embedded system.
 167           http://openrisc.io
 168
 169 config BR2_powerpc
 170         bool "PowerPC"
 171         select BR2_ARCH_HAS_MMU_MANDATORY
 172         help
 173           PowerPC is a RISC architecture created by Apple-IBM-Motorola alliance.
 174           Big endian.
 175           http://www.power.org/
 176           http://en.wikipedia.org/wiki/Powerpc
 177
 178 config BR2_powerpc64
 179         bool "PowerPC64 (big endian)"
 180         select BR2_ARCH_IS_64
 181         select BR2_ARCH_HAS_MMU_MANDATORY
 182         help
 183           PowerPC is a RISC architecture created by Apple-IBM-Motorola alliance.
 184           Big endian.
 185           http://www.power.org/
 186           http://en.wikipedia.org/wiki/Powerpc
 187
 188 config BR2_powerpc64le
 189         bool "PowerPC64 (little endian)"
 190         select BR2_ARCH_IS_64
 191         select BR2_ARCH_HAS_MMU_MANDATORY
 192         help
 193           PowerPC is a RISC architecture created by Apple-IBM-Motorola alliance.
 194           Little endian.
 195           http://www.power.org/
 196           http://en.wikipedia.org/wiki/Powerpc
 197
 198 config BR2_sh
 199         bool "SuperH"
 200         select BR2_ARCH_HAS_MMU_OPTIONAL
 201         help
 202           SuperH (or SH) is a 32-bit reduced instruction set computer (RISC)
 203           instruction set architecture (ISA) developed by Hitachi.
 204           http://www.hitachi.com/
 205           http://en.wikipedia.org/wiki/SuperH
 206
 207 config BR2_sparc
 208         bool "SPARC"
 209         select BR2_ARCH_HAS_MMU_MANDATORY
 210         help
 211           SPARC (from Scalable Processor Architecture) is a RISC instruction
 212           set architecture (ISA) developed by Sun Microsystems.
 213           http://www.oracle.com/sun
 214           http://en.wikipedia.org/wiki/Sparc
 215
 216 config BR2_sparc64
 217         bool "SPARC64"
 218         select BR2_ARCH_IS_64
 219         select BR2_ARCH_HAS_MMU_MANDATORY
 220         help
 221           SPARC (from Scalable Processor Architecture) is a RISC instruction
 222           set architecture (ISA) developed by Sun Microsystems.
 223           http://www.oracle.com/sun
 224           http://en.wikipedia.org/wiki/Sparc
 225
 226 config BR2_x86_64
 227         bool "x86_64"
 228         select BR2_ARCH_IS_64
 229         select BR2_ARCH_HAS_MMU_MANDATORY
 230         help
 231           x86-64 is an extension of the x86 instruction set (Intel i386
 232           architecture compatible microprocessor).
 233           http://en.wikipedia.org/wiki/X86_64
 234
 235 config BR2_xtensa
 236         bool "Xtensa"
 237         # MMU support is set by the subarchitecture file, arch/Config.in.xtensa
 238         help
 239           Xtensa is a Tensilica processor IP architecture.
 240           http://en.wikipedia.org/wiki/Xtensa
 241           http://www.tensilica.com/
 242
 243 endchoice
 244
 245 # The following string values are defined by the individual
 246 # Config.in.$ARCH files
 247 config BR2_ARCH
 248         string
 249
 250 config BR2_ENDIAN
 251         string
 252
 253 config BR2_GCC_TARGET_ARCH
 254         string
 255
 256 config BR2_GCC_TARGET_ABI
 257         string
 258
 259 config BR2_GCC_TARGET_CPU
 260         string
 261
 262 config BR2_GCC_TARGET_CPU_REVISION
 263         string
 264
 265 # The value of this option will be passed as --with-fpu=<value> when
 266 # building gcc (internal backend) or -mfpu=<value> in the toolchain
 267 # wrapper (external toolchain)
 268 config BR2_GCC_TARGET_FPU
 269         string
 270
 271 # The value of this option will be passed as --with-float=<value> when
 272 # building gcc (internal backend) or -mfloat-abi=<value> in the toolchain
 273 # wrapper (external toolchain)
 274 config BR2_GCC_TARGET_FLOAT_ABI
 275         string
 276
 277 # The value of this option will be passed as --with-mode=<value> when
 278 # building gcc (internal backend) or -m<value> in the toolchain
 279 # wrapper (external toolchain)
 280 config BR2_GCC_TARGET_MODE
 281         string
 282
 283 # Must be selected by binary formats that support shared libraries.
 284 config BR2_BINFMT_SUPPORTS_SHARED
 285         bool
 286
 287 # Set up target binary format
 288 choice
 289         prompt "Target Binary Format"
 290         default BR2_BINFMT_ELF if BR2_USE_MMU
 291         default BR2_BINFMT_FDPIC if BR2_ARCH_HAS_FDPIC_SUPPORT
 292         default BR2_BINFMT_FLAT
 293
 294 config BR2_BINFMT_ELF
 295         bool "ELF"
 296         depends on BR2_USE_MMU
 297         select BR2_BINFMT_SUPPORTS_SHARED
 298         help
 299           ELF (Executable and Linkable Format) is a format for libraries and
 300           executables used across different architectures and operating
 301           systems.
 302
 303 config BR2_BINFMT_FDPIC
 304         bool "FDPIC"
 305         depends on BR2_ARCH_HAS_FDPIC_SUPPORT
 306         select BR2_BINFMT_SUPPORTS_SHARED
 307         help
 308           ELF FDPIC binaries are based on ELF, but allow the individual load
 309           segments of a binary to be located in memory independently of each
 310           other. This makes this format ideal for use in environments where no
 311           MMU is available.
 312
 313 config BR2_BINFMT_FLAT
 314         bool "FLAT"
 315         depends on !BR2_USE_MMU
 316         help
 317           FLAT binary is a relatively simple and lightweight executable format
 318           based on the original a.out format. It is widely used in environment
 319           where no MMU is available.
 320
 321 endchoice
 322
 323 # Set up flat binary type
 324 choice
 325         prompt "FLAT Binary type"
 326         depends on BR2_BINFMT_FLAT
 327         default BR2_BINFMT_FLAT_ONE
 328
 329 config BR2_BINFMT_FLAT_ONE
 330         bool "One memory region"
 331         help
 332           All segments are linked into one memory region.
 333
 334 config BR2_BINFMT_FLAT_SEP_DATA
 335         bool "Separate data and code region"
 336         # this FLAT binary type technically exists on m68k, but fails
 337         # to build numerous packages: due to architecture limitation,
 338         # big functions cannot be built in this mode. They cause build
 339         # failures such as "Tried to convert PC relative branch to
 340         # absolute jump" or "error: value -yyyyy out of range".
 341         depends on BR2_bfin
 342         help
 343           Allow for the data and text segments to be separated and placed in
 344           different regions of memory.
 345
 346 config BR2_BINFMT_FLAT_SHARED
 347         bool "Shared binary"
 348         depends on BR2_m68k || BR2_bfin
 349         # Even though this really generates shared binaries, there is no libdl
 350         # and dlopen() cannot be used. So packages that require shared
 351         # libraries cannot be built. Therefore, we don't select
 352         # BR2_BINFMT_SUPPORTS_SHARED and therefore force BR2_STATIC_LIBS.
 353         # Although this adds -static to the compilation, that's not a problem
 354         # because the -mid-shared-library option overrides it.
 355         help
 356           Allow to load and link indiviual FLAT binaries at run time.
 357
 358 endchoice
 359
 360 if BR2_arcle || BR2_arceb
 361 source "arch/Config.in.arc"
 362 endif
 363
 364 if BR2_arm || BR2_armeb || BR2_aarch64 || BR2_aarch64_be
 365 source "arch/Config.in.arm"
 366 endif
 367
 368 if BR2_bfin
 369 source "arch/Config.in.bfin"
 370 endif
 371
 372 if BR2_m68k
 373 source "arch/Config.in.m68k"
 374 endif
 375
 376 if BR2_microblazeel || BR2_microblazebe
 377 source "arch/Config.in.microblaze"
 378 endif
 379
 380 if BR2_mips || BR2_mips64 || BR2_mipsel || BR2_mips64el
 381 source "arch/Config.in.mips"
 382 endif
 383
 384 if BR2_nios2
 385 source "arch/Config.in.nios2"
 386 endif
 387
 388 if BR2_or1k
 389 source "arch/Config.in.or1k"
 390 endif
 391
 392 if BR2_powerpc || BR2_powerpc64 || BR2_powerpc64le
 393 source "arch/Config.in.powerpc"
 394 endif
 395
 396 if BR2_sh
 397 source "arch/Config.in.sh"
 398 endif
 399
 400 if BR2_sparc || BR2_sparc64
 401 source "arch/Config.in.sparc"
 402 endif
 403
 404 if BR2_i386 || BR2_x86_64
 405 source "arch/Config.in.x86"
 406 endif
 407
 408 if BR2_xtensa
 409 source "arch/Config.in.xtensa"
 410 endif
 411
 412 endmenu # Target options