arch/riscv: Fix compiler argument for clang
[coreboot.git] / src / southbridge / intel / i82801ix / acpi / usb.asl
blobf55ed6695d097db2cfb6e2fcd5d2583f79536a71
1 /* SPDX-License-Identifier: GPL-2.0-only */
3 /* Intel ICH USB support */
5 // USB Controller 0:1d.0
7 Device (USB1)
9         Name(_ADR, 0x001d0000)
11         OperationRegion(U01P, PCI_Config, 0, 256)
12         Field(U01P, DWordAcc, NoLock, Preserve)
13         {
14                 Offset(0xc4),
15                 U1WE, 2         // USB Wake Enable
16         }
18         Name (_PRW, Package(){ 3, 4 }) // Power Resources for Wake
20         Method (_PSW, 1)        // Power State Wake method
21         {
22                 // USB Controller can wake OS from Sleep State
23                 If (Arg0) {
24                         U1WE = 3
25                 } Else {
26                         U1WE = 0
27                 }
28         }
30         // Leave USB ports on for to allow Wake from USB
32         Method(_S3D,0)  // Highest D State in S3 State
33         {
34                 Return (2)
35         }
37         Method(_S4D,0)  // Highest D State in S4 State
38         {
39                 Return (2)
40         }
44 // USB Controller 0:1d.1
46 Device (USB2)
48         Name(_ADR, 0x001d0001)
50         OperationRegion(U02P, PCI_Config, 0, 256)
51         Field(U02P, DWordAcc, NoLock, Preserve)
52         {
53                 Offset(0xc4),
54                 U2WE, 2         // USB Wake Enable
55         }
57         Name (_PRW, Package(){ 3, 4 }) // Power Resources for Wake
59         Method (_PSW, 1)        // Power State Wake method
60         {
61                 // USB Controller can wake OS from Sleep State
62                 If (Arg0) {
63                         U2WE = 3
64                 } Else {
65                         U2WE = 0
66                 }
67         }
69         // Leave USB ports on for to allow Wake from USB
71         Method(_S3D,0)  // Highest D State in S3 State
72         {
73                 Return (2)
74         }
76         Method(_S4D,0)  // Highest D State in S4 State
77         {
78                 Return (2)
79         }
84 // USB Controller 0:1d.2
86 Device (USB3)
88         Name(_ADR, 0x001d0002)
90         OperationRegion(U03P, PCI_Config, 0, 256)
91         Field(U03P, DWordAcc, NoLock, Preserve)
92         {
93                 Offset(0xc4),
94                 U3WE, 2         // USB Wake Enable
95         }
97         Name (_PRW, Package(){ 3, 4 }) // Power Resources for Wake
99         Method (_PSW, 1)        // Power State Wake method
100         {
101                 // USB Controller can wake OS from Sleep State
102                 If (Arg0) {
103                         U3WE = 3
104                 } Else {
105                         U3WE = 0
106                 }
107         }
109         // Leave USB ports on for to allow Wake from USB
111         Method(_S3D,0)  // Highest D State in S3 State
112         {
113                 Return (2)
114         }
116         Method(_S4D,0)  // Highest D State in S4 State
117         {
118                 Return (2)
119         }
124 // EHCI Controller 0:1d.7
126 Device (EHC1)
128         Name(_ADR, 0x001d0007)
130         Name (_PRW, Package(){ 13, 4 }) // Power Resources for Wake
132         // Leave USB ports on for to allow Wake from USB
134         Method(_S3D,0)  // Highest D State in S3 State
135         {
136                 Return (2)
137         }
139         Method(_S4D,0)  // Highest D State in S4 State
140         {
141                 Return (2)
142         }
144         Device (HUB7)
145         {
146                 Name (_ADR, 0x00000000)
148                 // How many are there?
149                 Device (PRT1) { Name (_ADR, 1) } // USB Port 0
150                 Device (PRT2) { Name (_ADR, 2) } // USB Port 1
151                 Device (PRT3) { Name (_ADR, 3) } // USB Port 2
152                 Device (PRT4) { Name (_ADR, 4) } // USB Port 3
153                 Device (PRT5) { Name (_ADR, 5) } // USB Port 4
154                 Device (PRT6) { Name (_ADR, 6) } // USB Port 5
155         }
159 // USB Controller 0:1a.0
161 Device (USB4)
163         Name(_ADR, 0x001a0000)
165         OperationRegion(U01P, PCI_Config, 0, 256)
166         Field(U01P, DWordAcc, NoLock, Preserve)
167         {
168                 Offset(0xc4),
169                 U1WE, 2         // USB Wake Enable
170         }
172         Name (_PRW, Package(){ 3, 4 }) // Power Resources for Wake
174         Method (_PSW, 1)        // Power State Wake method
175         {
176                 // USB Controller can wake OS from Sleep State
177                 If (Arg0) {
178                         U1WE = 3
179                 } Else {
180                         U1WE = 0
181                 }
182         }
184         // Leave USB ports on for to allow Wake from USB
186         Method(_S3D,0)  // Highest D State in S3 State
187         {
188                 Return (2)
189         }
191         Method(_S4D,0)  // Highest D State in S4 State
192         {
193                 Return (2)
194         }
198 // USB Controller 0:1a.1
200 Device (USB5)
202         Name(_ADR, 0x001a0001)
204         OperationRegion(U02P, PCI_Config, 0, 256)
205         Field(U02P, DWordAcc, NoLock, Preserve)
206         {
207                 Offset(0xc4),
208                 U2WE, 2         // USB Wake Enable
209         }
211         Name (_PRW, Package(){ 3, 4 }) // Power Resources for Wake
213         Method (_PSW, 1)        // Power State Wake method
214         {
215                 // USB Controller can wake OS from Sleep State
216                 If (Arg0) {
217                         U2WE = 3
218                 } Else {
219                         U2WE = 0
220                 }
221         }
223         // Leave USB ports on for to allow Wake from USB
225         Method(_S3D,0)  // Highest D State in S3 State
226         {
227                 Return (2)
228         }
230         Method(_S4D,0)  // Highest D State in S4 State
231         {
232                 Return (2)
233         }
238 // USB Controller 0:1a.2
240 Device (USB6)
242         Name(_ADR, 0x001a0002)
244         OperationRegion(U03P, PCI_Config, 0, 256)
245         Field(U03P, DWordAcc, NoLock, Preserve)
246         {
247                 Offset(0xc4),
248                 U3WE, 2         // USB Wake Enable
249         }
251         Name (_PRW, Package(){ 3, 4 }) // Power Resources for Wake
253         Method (_PSW, 1)        // Power State Wake method
254         {
255                 // USB Controller can wake OS from Sleep State
256                 If (Arg0) {
257                         U3WE = 3
258                 } Else {
259                         U3WE = 0
260                 }
261         }
263         // Leave USB ports on for to allow Wake from USB
265         Method(_S3D,0)  // Highest D State in S3 State
266         {
267                 Return (2)
268         }
270         Method(_S4D,0)  // Highest D State in S4 State
271         {
272                 Return (2)
273         }
278 // EHCI Controller 0:1a.7
280 Device (EHC2)
282         Name(_ADR, 0x001a0007)
284         Name (_PRW, Package(){ 13, 4 }) // Power Resources for Wake
286         // Leave USB ports on for to allow Wake from USB
288         Method(_S3D,0)  // Highest D State in S3 State
289         {
290                 Return (2)
291         }
293         Method(_S4D,0)  // Highest D State in S4 State
294         {
295                 Return (2)
296         }
298         Device (HUB7)
299         {
300                 Name (_ADR, 0x00000000)
302                 // How many are there?
303                 Device (PRT1) { Name (_ADR, 1) } // USB Port 0
304                 Device (PRT2) { Name (_ADR, 2) } // USB Port 1
305                 Device (PRT3) { Name (_ADR, 3) } // USB Port 2
306                 Device (PRT4) { Name (_ADR, 4) } // USB Port 3
307                 Device (PRT5) { Name (_ADR, 5) } // USB Port 4
308                 Device (PRT6) { Name (_ADR, 6) } // USB Port 5
309         }