payloads/edk2: Disable the CPU Timer Lib unless supported
[coreboot.git] / src / mainboard / intel / d945gclf / acpi / ich7_pci_irqs.asl
blob3cfca228fb4f8aa0ed17066ca4944d8a7b8c816d
1 /* SPDX-License-Identifier: GPL-2.0-only */
3 /* This is board specific information: IRQ routing for the
4  * 0:1e.0 PCI bridge of the ICH7
5  */
7 If (PICM) {
8         Return (Package() {
9                 Package() { 0x0000ffff, 0, 0, 21},
10                 Package() { 0x0000ffff, 1, 0, 22},
11                 Package() { 0x0000ffff, 2, 0, 23},
12                 Package() { 0x0000ffff, 3, 0, 20},
14                 Package() { 0x0001ffff, 0, 0, 22},
15                 Package() { 0x0001ffff, 1, 0, 21},
16                 Package() { 0x0001ffff, 2, 0, 20},
17                 Package() { 0x0001ffff, 3, 0, 23},
19                 Package() { 0x0002ffff, 0, 0, 18},
20                 Package() { 0x0002ffff, 1, 0, 19},
21                 Package() { 0x0002ffff, 2, 0, 17},
22                 Package() { 0x0002ffff, 3, 0, 16},
24                 Package() { 0x0003ffff, 0, 0, 19},
25                 Package() { 0x0003ffff, 1, 0, 18},
26                 Package() { 0x0003ffff, 2, 0, 21},
27                 Package() { 0x0003ffff, 3, 0, 22},
29                 Package() { 0x0005ffff, 0, 0, 17},
30                 Package() { 0x0005ffff, 1, 0, 20},
31                 Package() { 0x0005ffff, 2, 0, 22},
32                 Package() { 0x0005ffff, 3, 0, 21},
34                 Package() { 0x0008ffff, 0, 0, 20},
35         })
36 } Else {
37         Return (Package() {
38                 Package() { 0x0000ffff, 0, \_SB.PCI0.LPCB.LNKF, 0},
39                 Package() { 0x0000ffff, 1, \_SB.PCI0.LPCB.LNKG, 0},
40                 Package() { 0x0000ffff, 2, \_SB.PCI0.LPCB.LNKH, 0},
41                 Package() { 0x0000ffff, 3, \_SB.PCI0.LPCB.LNKE, 0},
43                 Package() { 0x0001ffff, 0, \_SB.PCI0.LPCB.LNKG, 0},
44                 Package() { 0x0001ffff, 1, \_SB.PCI0.LPCB.LNKF, 0},
45                 Package() { 0x0001ffff, 2, \_SB.PCI0.LPCB.LNKE, 0},
46                 Package() { 0x0001ffff, 3, \_SB.PCI0.LPCB.LNKH, 0},
48                 Package() { 0x0002ffff, 0, \_SB.PCI0.LPCB.LNKC, 0},
49                 Package() { 0x0002ffff, 1, \_SB.PCI0.LPCB.LNKD, 0},
50                 Package() { 0x0002ffff, 2, \_SB.PCI0.LPCB.LNKB, 0},
51                 Package() { 0x0002ffff, 3, \_SB.PCI0.LPCB.LNKA, 0},
53                 Package() { 0x0003ffff, 0, \_SB.PCI0.LPCB.LNKD, 0},
54                 Package() { 0x0003ffff, 1, \_SB.PCI0.LPCB.LNKC, 0},
55                 Package() { 0x0003ffff, 2, \_SB.PCI0.LPCB.LNKF, 0},
56                 Package() { 0x0003ffff, 3, \_SB.PCI0.LPCB.LNKG, 0},
58                 Package() { 0x0005ffff, 0, \_SB.PCI0.LPCB.LNKB, 0},
59                 Package() { 0x0005ffff, 1, \_SB.PCI0.LPCB.LNKE, 0},
60                 Package() { 0x0005ffff, 2, \_SB.PCI0.LPCB.LNKG, 0},
61                 Package() { 0x0005ffff, 3, \_SB.PCI0.LPCB.LNKF, 0},
63                 Package() { 0x0008ffff, 0, \_SB.PCI0.LPCB.LNKE, 0},
64         })