1 /* SPDX-License-Identifier: GPL-2.0-only */
8 /* Pad configuration was generated automatically using intelp2m utility */
9 static const struct pad_config gpio_table
[] = {
11 /* ------- GPIO Community 0 ------- */
13 /* ------- GPIO Group GPP_B ------- */
14 PAD_CFG_NF(GPP_B0
, NONE
, DEEP
, NF1
), /* CORE_VID0 */
15 PAD_CFG_NF(GPP_B1
, NONE
, DEEP
, NF1
), /* CORE_VID1 */
16 PAD_CFG_NF(GPP_B2
, NONE
, DEEP
, NF1
), /* VRALERT# */
17 PAD_NC(GPP_B3
, NONE
), /* GPIO */
18 PAD_NC(GPP_B4
, NONE
), /* GPIO */
19 PAD_NC(GPP_B5
, NONE
), /* GPIO */
20 PAD_NC(GPP_B6
, NONE
), /* GPIO */
21 PAD_NC(GPP_B7
, NONE
), /* GPIO */
22 PAD_NC(GPP_B8
, NONE
), /* GPIO */
23 PAD_NC(GPP_B9
, NONE
), /* GPIO */
24 PAD_NC(GPP_B10
, NONE
), /* GPIO */
25 //PAD_CFG_NF(GPP_B11, NONE, RSMRST, NF1), /* PMCALERT# */
26 PAD_CFG_NF(GPP_B12
, NONE
, DEEP
, NF1
), /* SLP_S0# */
27 PAD_CFG_NF(GPP_B13
, NONE
, DEEP
, NF1
), /* PLTRST# */
28 PAD_CFG_GPO(GPP_B14
, 0, PLTRST
), /* GPIO */
29 PAD_NC(GPP_B15
, NONE
), /* GPIO */
30 PAD_NC(GPP_B16
, NONE
), /* GPIO */
31 PAD_NC(GPP_B17
, NONE
), /* GPIO */
32 PAD_CFG_GPO(GPP_B18
, 0, PLTRST
), /* GPIO */
33 PAD_NC(GPP_B19
, NONE
), /* GPIO */
34 PAD_NC(GPP_B20
, NONE
), /* GPIO */
35 PAD_NC(GPP_B21
, NONE
), /* GPIO */
36 PAD_NC(GPP_B22
, NONE
), /* GPIO */
37 PAD_CFG_GPO(GPP_B23
, 1, PLTRST
), /* GPIO */
38 PAD_CFG_NF(GPP_B24
, NONE
, DEEP
, NF1
), /* GSPI0_CLK_LOOPBK */
39 PAD_CFG_NF(GPP_B25
, NONE
, DEEP
, NF1
), /* GSPI1_CLK_LOOPBK */
41 /* ------- GPIO Group GPP_T ------- */
42 PAD_NC(GPP_T0
, NONE
), /* GPIO */
43 PAD_NC(GPP_T1
, NONE
), /* GPIO */
44 PAD_CFG_NF(GPP_T2
, DN_20K
, DEEP
, NF2
), /* FUSA_DIAGTEST_EN */
45 PAD_CFG_NF(GPP_T3
, DN_20K
, DEEP
, NF2
), /* FUSA_DIAGTEST_MODE */
46 PAD_NC(GPP_T4
, NONE
), /* GPIO */
47 PAD_NC(GPP_T5
, NONE
), /* GPIO */
48 PAD_NC(GPP_T6
, NONE
), /* GPIO */
49 PAD_NC(GPP_T7
, NONE
), /* GPIO */
50 PAD_NC(GPP_T8
, NONE
), /* GPIO */
51 PAD_NC(GPP_T9
, NONE
), /* GPIO */
52 PAD_NC(GPP_T10
, NONE
), /* GPIO */
53 PAD_NC(GPP_T11
, NONE
), /* GPIO */
54 PAD_NC(GPP_T12
, NONE
), /* GPIO */
55 PAD_NC(GPP_T13
, NONE
), /* GPIO */
56 PAD_NC(GPP_T14
, NONE
), /* GPIO */
57 PAD_NC(GPP_T15
, NONE
), /* GPIO */
59 /* ------- GPIO Group GPP_A ------- */
60 PAD_CFG_NF(GPP_A0
, UP_20K
, DEEP
, NF1
), /* ESPI_IO0 */
61 PAD_CFG_NF(GPP_A1
, UP_20K
, DEEP
, NF1
), /* ESPI_IO1 */
62 PAD_CFG_NF(GPP_A2
, UP_20K
, DEEP
, NF1
), /* ESPI_IO2 */
63 PAD_CFG_NF(GPP_A3
, UP_20K
, DEEP
, NF1
), /* ESPI_IO3 */
64 PAD_CFG_NF(GPP_A4
, UP_20K
, DEEP
, NF1
), /* ESPI_CS0# */
65 PAD_CFG_NF(GPP_A5
, UP_20K
, DEEP
, NF1
), /* ESPI_ALERT0# */
66 PAD_CFG_NF(GPP_A6
, UP_20K
, DEEP
, NF1
), /* ESPI_ALERT1# */
67 PAD_CFG_GPO(GPP_A7
, 1, PLTRST
), /* GPIO */
68 PAD_NC(GPP_A8
, NONE
), /* GPIO */
69 PAD_CFG_NF(GPP_A9
, DN_20K
, DEEP
, NF1
), /* ESPI_CLK */
70 PAD_CFG_NF(GPP_A10
, NONE
, DEEP
, NF1
), /* ESPI_RESET# */
71 PAD_NC(GPP_A11
, NONE
), /* GPIO */
72 PAD_NC(GPP_A12
, NONE
), /* GPIO */
73 PAD_CFG_GPO(GPP_A13
, 1, DEEP
), /* GPIO */
74 PAD_NC(GPP_A14
, NONE
), /* GPIO */
75 PAD_NC(GPP_A15
, NONE
), /* GPIO */
76 PAD_NC(GPP_A16
, NONE
), /* GPIO */
77 PAD_CFG_GPO(GPP_A17
, 1, PLTRST
), /* GPIO */
78 PAD_CFG_NF(GPP_A18
, NONE
, DEEP
, NF1
), /* DDSP_HPDB */
79 PAD_CFG_NF(GPP_A19
, NONE
, DEEP
, NF1
), /* DDSP_HPD1 */
80 PAD_NC(GPP_A20
, NONE
), /* GPIO */
81 PAD_CFG_GPO(GPP_A21
, 1, PLTRST
), /* GPIO */
82 PAD_NC(GPP_A22
, NONE
), /* GPIO */
83 PAD_CFG_NF(GPP_A23
, UP_20K
, DEEP
, NF1
), /* ESPI_CS1# */
84 PAD_CFG_NF(GPP_ESPI_CLK_LOOPBK
, NONE
, DEEP
, NF1
), /* GPP_ESPI_CLK_LOOPBK */
86 /* ------- GPIO Community 1 ------- */
88 /* ------- GPIO Group GPP_S ------- */
89 PAD_NC(GPP_S0
, NONE
), /* GPIO */
90 PAD_NC(GPP_S1
, NONE
), /* GPIO */
91 PAD_NC(GPP_S2
, NONE
), /* GPIO */
92 PAD_NC(GPP_S3
, NONE
), /* GPIO */
93 PAD_NC(GPP_S4
, NONE
), /* GPIO */
94 PAD_NC(GPP_S5
, NONE
), /* GPIO */
95 PAD_NC(GPP_S6
, NONE
), /* GPIO */
96 PAD_NC(GPP_S7
, NONE
), /* GPIO */
98 /* ------- GPIO Group GPP_I ------- */
99 PAD_NC(GPP_I0
, NONE
), /* GPIO */
100 PAD_NC(GPP_I1
, NONE
), /* GPIO */
101 PAD_NC(GPP_I2
, NONE
), /* GPIO */
102 PAD_NC(GPP_I3
, NONE
), /* GPIO */
103 PAD_NC(GPP_I4
, NONE
), /* GPIO */
104 PAD_NC(GPP_I5
, NONE
), /* GPIO */
105 PAD_NC(GPP_I6
, NONE
), /* GPIO */
106 PAD_CFG_NF(GPP_I7
, NONE
, DEEP
, NF1
), /* EMMC_CMD */
107 PAD_CFG_NF(GPP_I8
, NONE
, DEEP
, NF1
), /* EMMC_DATA0 */
108 PAD_CFG_NF(GPP_I9
, NONE
, DEEP
, NF1
), /* EMMC_DATA1 */
109 PAD_CFG_NF(GPP_I10
, NONE
, DEEP
, NF1
), /* EMMC_DATA2 */
110 PAD_CFG_NF(GPP_I11
, NONE
, DEEP
, NF1
), /* EMMC_DATA3 */
111 PAD_CFG_NF(GPP_I12
, NONE
, DEEP
, NF1
), /* EMMC_DATA4 */
112 PAD_CFG_NF(GPP_I13
, NONE
, DEEP
, NF1
), /* EMMC_DATA5 */
113 PAD_CFG_NF(GPP_I14
, NONE
, DEEP
, NF1
), /* EMMC_DATA6 */
114 PAD_CFG_NF(GPP_I15
, NONE
, DEEP
, NF1
), /* EMMC_DATA7 */
115 PAD_CFG_NF(GPP_I16
, NONE
, DEEP
, NF1
), /* EMMC_RCLK */
116 PAD_CFG_NF(GPP_I17
, NONE
, DEEP
, NF1
), /* EMMC_CLK */
117 PAD_CFG_NF(GPP_I18
, NONE
, DEEP
, NF1
), /* EMMC_RESET# */
118 PAD_NC(GPP_I19
, NONE
), /* GPIO */
120 /* ------- GPIO Group GPP_H ------- */
121 PAD_CFG_GPO(GPP_H0
, 1, PLTRST
), /* GPIO */
122 PAD_CFG_GPO(GPP_H1
, 0, DEEP
), /* GPIO */
123 PAD_CFG_GPO(GPP_H2
, 1, RSMRST
), /* GPIO */
124 PAD_NC(GPP_H3
, NONE
), /* GPIO */
125 PAD_NC(GPP_H4
, NONE
), /* GPIO */
126 PAD_NC(GPP_H5
, NONE
), /* GPIO */
127 PAD_NC(GPP_H6
, NONE
), /* GPIO */
128 PAD_NC(GPP_H7
, NONE
), /* GPIO */
129 PAD_NC(GPP_H8
, NONE
), /* GPIO */
130 PAD_NC(GPP_H9
, NONE
), /* GPIO */
131 PAD_NC(GPP_H10
, NONE
), /* GPIO */
132 PAD_CFG_NF(GPP_H11
, NONE
, DEEP
, NF2
), /* UART0_TXD */
133 PAD_NC(GPP_H12
, NONE
), /* GPIO */
134 PAD_NC(GPP_H13
, NONE
), /* GPIO */
135 PAD_NC(GPP_H14
, NONE
), /* GPIO */
136 PAD_CFG_NF(GPP_H15
, NONE
, DEEP
, NF1
), /* DDPB_CTRLCLK */
137 PAD_NC(GPP_H16
, NONE
), /* GPIO */
138 PAD_CFG_NF(GPP_H17
, NONE
, DEEP
, NF1
), /* DDPB_CTRLDATA */
139 PAD_CFG_NF(GPP_H18
, NONE
, DEEP
, NF1
), /* PROC_C10_GATE# */
140 PAD_CFG_NF(GPP_H19
, NONE
, DEEP
, NF1
), /* SRCCLKREQ4# */
141 PAD_NC(GPP_H20
, NONE
), /* GPIO */
142 PAD_NC(GPP_H21
, NONE
), /* GPIO */
143 PAD_NC(GPP_H22
, NONE
), /* GPIO */
144 PAD_NC(GPP_H23
, NONE
), /* GPIO */
146 /* ------- GPIO Group GPP_D ------- */
147 PAD_NC(GPP_D0
, NONE
), /* GPIO */
148 PAD_CFG_GPI_TRIG_OWN(GPP_D1
, NONE
, PLTRST
, OFF
, ACPI
), /* GPIO */
149 PAD_NC(GPP_D2
, NONE
), /* GPIO */
150 PAD_NC(GPP_D3
, NONE
), /* GPIO */
151 PAD_NC(GPP_D4
, NONE
), /* GPIO */
152 PAD_CFG_NF(GPP_D5
, NONE
, DEEP
, NF1
), /* SRCCLKREQ0# */
153 PAD_CFG_NF(GPP_D6
, NONE
, DEEP
, NF1
), /* SRCCLKREQ1# */
154 PAD_CFG_NF(GPP_D7
, NONE
, DEEP
, NF1
), /* SRCCLKREQ2# */
155 PAD_CFG_NF(GPP_D8
, NONE
, DEEP
, NF1
), /* SRCCLKREQ3# */
156 PAD_CFG_NF(GPP_D9
, NATIVE
, DEEP
, NF5
), /* BSSB_LS2_RX */
157 PAD_CFG_NF(GPP_D10
, NATIVE
, DEEP
, NF5
), /* BSSB_LS2_TX */
158 PAD_CFG_NF(GPP_D11
, NATIVE
, DEEP
, NF5
), /* BSSB_LS3_RX */
159 PAD_CFG_NF(GPP_D12
, NATIVE
, DEEP
, NF5
), /* BSSB_LS3_TX */
160 PAD_NC(GPP_D13
, NONE
), /* GPIO */
161 PAD_NC(GPP_D14
, NONE
), /* GPIO */
162 PAD_NC(GPP_D15
, NONE
), /* GPIO */
163 PAD_CFG_GPO(GPP_D16
, 1, PLTRST
), /* GPIO */
164 PAD_NC(GPP_D17
, NONE
), /* GPIO */
165 PAD_NC(GPP_D18
, NONE
), /* GPIO */
166 PAD_NC(GPP_D19
, NONE
), /* GPIO */
167 PAD_CFG_NF(GPP_GSPI2_CLK_LOOPBK
, NONE
, DEEP
, NF1
), /* GPP_GSPI2_CLK_LOOPBK */
169 /* ------- GPIO Group vGPIO ------- */
171 /* ------- GPIO Community 2 ------- */
173 /* ------- GPIO Group GPP_GPD ------- */
174 PAD_CFG_NF(GPD0
, UP_20K
, PWROK
, NF1
), /* BATLOW# */
175 PAD_CFG_NF(GPD1
, NATIVE
, PWROK
, NF1
), /* ACPRESENT */
176 PAD_CFG_NF(GPD2
, NATIVE
, PWROK
, NF1
), /* LAN_WAKE# */
177 PAD_CFG_NF(GPD3
, UP_20K
, PWROK
, NF1
), /* PWRBTN# */
178 PAD_CFG_NF(GPD4
, NONE
, PWROK
, NF1
), /* SLP_S3# */
179 PAD_CFG_NF(GPD5
, NONE
, PWROK
, NF1
), /* SLP_S4# */
180 PAD_CFG_NF(GPD6
, NONE
, PWROK
, NF1
), /* SLP_A# */
181 PAD_CFG_GPO(GPD7
, 0, PWROK
), /* GPIO */
182 PAD_CFG_NF(GPD8
, NONE
, PWROK
, NF1
), /* SUSCLK */
183 PAD_CFG_NF(GPD9
, NONE
, PWROK
, NF1
), /* SLP_WLAN# */
184 PAD_CFG_NF(GPD10
, NONE
, PWROK
, NF1
), /* SLP_S5# */
185 PAD_CFG_GPO(GPD11
, 0, PWROK
), /* GPIO */
186 PAD_CFG_NF(GPD_INPUT3VSEL
, NONE
, PWROK
, NF1
), /* GPD_INPUT3VSEL */
187 PAD_CFG_NF(GPD_SLP_LANB
, NONE
, PWROK
, NF1
), /* GPD_SLP_LANB */
188 PAD_CFG_NF(GPD_SLP_SUSB
, NONE
, PWROK
, NF1
), /* GPD_SLP_SUSB */
189 PAD_CFG_NF(GPD_WAKEB
, NONE
, PWROK
, NF1
), /* GPD_WAKEB */
190 PAD_CFG_NF(GPD_DRAM_RESETB
, NONE
, PWROK
, NF1
), /* GPD_DRAM_RESETB */
192 /* ------- GPIO Group PCIe vGPIO ------- */
194 /* ------- GPIO Community 4 ------- */
196 /* ------- GPIO Group GPP_C ------- */
197 PAD_CFG_NF(GPP_C0
, NONE
, DEEP
, NF1
), /* SMBCLK */
198 PAD_CFG_NF(GPP_C1
, NONE
, DEEP
, NF1
), /* SMBDATA */
199 PAD_CFG_GPO(GPP_C2
, 0, DEEP
), /* GPIO */
200 PAD_CFG_NF(GPP_C3
, NONE
, DEEP
, NF1
), /* SML0CLK */
201 PAD_CFG_NF(GPP_C4
, NONE
, DEEP
, NF1
), /* SML0DATA */
202 PAD_CFG_GPO(GPP_C5
, 0, DEEP
), /* GPIO */
203 PAD_CFG_NF(GPP_C6
, NONE
, RSMRST
, NF1
), /* SML1CLK */
204 PAD_CFG_NF(GPP_C7
, NONE
, RSMRST
, NF1
), /* SML1DATA */
205 PAD_NC(GPP_C8
, NONE
), /* GPIO */
206 PAD_NC(GPP_C9
, NONE
), /* GPIO */
207 PAD_NC(GPP_C10
, NONE
), /* GPIO */
208 PAD_NC(GPP_C11
, NONE
), /* GPIO */
209 PAD_NC(GPP_C12
, NONE
), /* GPIO */
210 PAD_NC(GPP_C13
, NONE
), /* GPIO */
211 PAD_NC(GPP_C14
, NONE
), /* GPIO */
212 PAD_NC(GPP_C15
, NONE
), /* GPIO */
213 PAD_NC(GPP_C16
, NONE
), /* GPIO */
214 PAD_NC(GPP_C17
, NONE
), /* GPIO */
215 PAD_NC(GPP_C18
, NONE
), /* GPIO */
216 PAD_NC(GPP_C19
, NONE
), /* GPIO */
217 PAD_NC(GPP_C20
, NONE
), /* GPIO */
218 PAD_NC(GPP_C21
, NONE
), /* GPIO */
219 PAD_NC(GPP_C22
, NONE
), /* GPIO */
220 PAD_NC(GPP_C23
, NONE
), /* GPIO */
222 /* ------- GPIO Group GPP_F ------- */
223 PAD_CFG_NF(GPP_F0
, NONE
, DEEP
, NF1
), /* CNV_BRI_DT */
224 PAD_CFG_NF(GPP_F1
, UP_20K
, DEEP
, NF1
), /* CNV_BRI_RSP */
225 PAD_CFG_NF(GPP_F2
, NONE
, DEEP
, NF1
), /* CNV_RGI_DT */
226 PAD_CFG_NF(GPP_F3
, UP_20K
, DEEP
, NF1
), /* CNV_RGI_RSP */
227 PAD_CFG_NF(GPP_F4
, NONE
, DEEP
, NF1
), /* CNV_RF_RESET# */
228 PAD_CFG_NF(GPP_F5
, NONE
, DEEP
, NF2
), /* MODEM_CLKREQ */
229 PAD_NC(GPP_F6
, NONE
), /* GPIO */
230 PAD_CFG_GPO(GPP_F7
, 0, DEEP
), /* GPIO */
231 PAD_NC(GPP_F8
, NONE
), /* GPIO */
232 PAD_CFG_NF(GPP_F9
, NONE
, DEEP
, NF1
), /* BOOTMPC */
233 PAD_CFG_GPO(GPP_F10
, 1, PLTRST
), /* GPIO */
234 PAD_NC(GPP_F11
, NONE
), /* GPIO */
235 PAD_NC(GPP_F12
, NONE
), /* GPIO */
236 PAD_NC(GPP_F13
, NONE
), /* GPIO */
237 PAD_NC(GPP_F14
, NONE
), /* GPIO */
238 PAD_NC(GPP_F15
, NONE
), /* GPIO */
239 PAD_NC(GPP_F16
, NONE
), /* GPIO */
240 PAD_NC(GPP_F17
, NONE
), /* GPIO */
241 PAD_NC(GPP_F18
, NONE
), /* GPIO */
242 PAD_NC(GPP_F19
, NONE
), /* GPIO */
243 PAD_CFG_NF(GPP_F20
, NONE
, DEEP
, NF1
), /* Reserved */
244 PAD_CFG_NF(GPP_F21
, NONE
, DEEP
, NF1
), /* Reserved */
245 PAD_NC(GPP_F22
, NONE
), /* GPIO */
246 PAD_NC(GPP_F23
, NONE
), /* GPIO */
247 PAD_NC(GPP_F_CLK_LOOPBK
, NONE
), /* GPIO */
249 /* ------- GPIO Group GPP_HVCMOS ------- */
250 PAD_CFG_NF(GPP_L_BKLTEN
, NONE
, DEEP
, NF1
), /* n/a */
251 PAD_CFG_NF(GPP_L_BKLTCTL
, NONE
, DEEP
, NF1
), /* n/a */
252 PAD_CFG_NF(GPP_L_VDDEN
, NONE
, DEEP
, NF1
), /* n/a */
253 PAD_CFG_NF(GPP_SYS_PWROK
, NONE
, DEEP
, NF1
), /* n/a */
254 PAD_CFG_NF(GPP_SYS_RESETB
, NONE
, DEEP
, NF1
), /* n/a */
255 PAD_CFG_NF(GPP_MLK_RSTB
, NONE
, DEEP
, NF1
), /* n/a */
257 /* ------- GPIO Group GPP_E ------- */
258 PAD_NC(GPP_E0
, NONE
), /* GPIO */
259 PAD_NC(GPP_E1
, NONE
), /* GPIO */
260 PAD_NC(GPP_E2
, NONE
), /* GPIO */
261 PAD_CFG_GPO(GPP_E3
, 1, DEEP
), /* GPIO */
262 PAD_NC(GPP_E4
, NONE
), /* GPIO */
263 PAD_NC(GPP_E5
, NONE
), /* GPIO */
264 PAD_CFG_GPO(GPP_E6
, 0, DEEP
), /* GPIO */
265 PAD_NC(GPP_E7
, NONE
), /* GPIO */
266 PAD_NC(GPP_E8
, NONE
), /* GPIO */
267 PAD_NC(GPP_E9
, NONE
), /* GPIO */
268 PAD_NC(GPP_E10
, NONE
), /* GPIO */
269 PAD_NC(GPP_E11
, NONE
), /* GPIO */
270 PAD_NC(GPP_E12
, NONE
), /* GPIO */
271 PAD_NC(GPP_E13
, NONE
), /* GPIO */
272 PAD_CFG_NF(GPP_E14
, NONE
, DEEP
, NF1
), /* DDSP_HPDA */
273 PAD_CFG_GPO(GPP_E15
, 1, PLTRST
), /* GPIO */
274 PAD_CFG_GPO(GPP_E16
, 0, PLTRST
), /* GPIO */
275 PAD_NC(GPP_E17
, NONE
), /* GPIO */
276 PAD_CFG_NF(GPP_E18
, NATIVE
, DEEP
, NF5
), /* BSSB_LS0_RX */
277 PAD_CFG_NF(GPP_E19
, NATIVE
, DEEP
, NF5
), /* BSSB_LS0_TX */
278 PAD_CFG_GPO(GPP_E20
, 1, PLTRST
), /* GPIO */
279 PAD_CFG_GPO(GPP_E21
, 0, PLTRST
), /* GPIO */
280 PAD_CFG_NF(GPP_E22
, DN_20K
, DEEP
, NF1
), /* DDPA_CTRLCLK */
281 PAD_CFG_NF(GPP_E23
, NONE
, DEEP
, NF1
), /* DDPA_CTRLDATA */
282 PAD_NC(GPP_E_CLK_LOOPBK
, NONE
), /* GPIO */
284 /* ------- GPIO Community 5 ------- */
286 /* ------- GPIO Group GPP_R ------- */
287 PAD_CFG_NF(GPP_R0
, NONE
, DEEP
, NF1
), /* HDA_BCLK */
288 PAD_CFG_NF(GPP_R1
, NATIVE
, DEEP
, NF1
), /* HDA_SYNC */
289 PAD_CFG_NF(GPP_R2
, NATIVE
, DEEP
, NF1
), /* HDA_SDO */
290 PAD_CFG_NF(GPP_R3
, NATIVE
, DEEP
, NF1
), /* HDA_SDI0 */
291 PAD_CFG_NF(GPP_R4
, NONE
, DEEP
, NF1
), /* HDA_RST# */
292 PAD_NC(GPP_R5
, NONE
), /* GPIO */
293 PAD_NC(GPP_R6
, NONE
), /* GPIO */
294 PAD_NC(GPP_R7
, NONE
), /* GPIO */
297 #endif /* CFG_GPIO_H */
