mb/ocp/tiogapass: Fix GPIOs
[coreboot2.git] / src / mainboard / siemens / chili / cmos.layout
blob9f0a4267e03d69ade0a30fe0ac31b6a98a225e94
1 ## SPDX-License-Identifier: GPL-2.0-only
3 # -----------------------------------------------------------------
4 entries
6 #start-bit length  config config-ID    name
8 0       120     r       0       reserved_memory
10 # RTC_BOOT_BYTE (coreboot hardcoded)
11 384     1       e       4       boot_option
12 388     4       h       0       reboot_counter
14 # coreboot config options: console
15 395     4       e       3       debug_level
17 # coreboot config options: cpu
18 400     1       e       2       hyper_threading
19 401     1       e       2       vtd
21 # coreboot config options: pch
22 408     2       e       4       power_on_after_fail
24 # coreboot config options: mainboard
25 440     1       e       2       ethernet1
26 441     1       e       1       inhibit_flashlock
28 # payload config options
29 512     256     s       0       boot_devices
30 768     8       h       0       boot_default
31 784     1       e       1       cmos_defaults_loaded
33 # coreboot config options: check sums
34 984     16      h       0       check_sum
36 # -----------------------------------------------------------------
38 enumerations
40 #ID     value   text
41 1       0       No
42 1       1       Yes
43 2       0       Disable
44 2       1       Enable
45 3       0       Emergency
46 3       1       Alert
47 3       2       Critical
48 3       3       Error
49 3       4       Warning
50 3       5       Notice
51 3       6       Info
52 3       7       Debug
53 3       8       Spew
54 4       0       Disable
55 4       1       Enable
56 4       2       Keep
57 # -----------------------------------------------------------------
58 checksums
60 checksum 392 983 984