src/cpu/x86/Kconfig

   1 ## SPDX-License-Identifier: GPL-2.0-only
   2
   3 if ARCH_X86
   4
   5 config PARALLEL_MP
   6         def_bool y
   7         help
   8          This option uses common MP infrastructure for bringing up APs
   9          in parallel. It additionally provides a more flexible mechanism
  10          for sequencing the steps of bringing up the APs.
  11          The code also works for just initialising the BSP in case there
  12          are no APs.
  13
  14 config PARALLEL_MP_AP_WORK
  15         def_bool n
  16         depends on PARALLEL_MP
  17         help
  18          Allow APs to do other work after initialization instead of going
  19          to sleep.
  20
  21 config X86_SMM_SKIP_RELOCATION_HANDLER
  22         bool
  23         default n
  24         depends on PARALLEL_MP && HAVE_SMI_HANDLER
  25         help
  26           Skip SMM relocation using a relocation handler running in SMM
  27           with a stub at 0x30000. This is useful on platforms that have
  28           an alternative way to set SMBASE.
  29
  30 config DEFAULT_X2APIC
  31         def_bool n
  32         help
  33           Allow SoC code to set LAPIC access mode to X2APIC.
  34
  35 config DEFAULT_X2APIC_RUNTIME
  36         def_bool n
  37         help
  38           Allow SoC code to set LAPIC access mode to X2APIC_RUNTIME.
  39
  40 config DEFAULT_X2APIC_LATE_WORKAROUND
  41         def_bool n
  42         help
  43           Allow SoC code to set LAPIC access mode to X2APIC_LATE_WORKAROUND.
  44
  45 choice
  46         prompt "APIC operation mode"
  47         default X2APIC_ONLY if DEFAULT_X2APIC
  48         default X2APIC_RUNTIME if DEFAULT_X2APIC_RUNTIME
  49         default X2APIC_LATE_WORKAROUND if DEFAULT_X2APIC_LATE_WORKAROUND
  50         default XAPIC_ONLY
  51
  52 config XAPIC_ONLY
  53         prompt "Set XAPIC mode"
  54         bool
  55         help
  56           coreboot and SMM runtime only use XAPIC mode.
  57           FIXME: DMAR should have X2APIC optout bit set.
  58
  59 config X2APIC_ONLY
  60         prompt "Set X2APIC mode"
  61         bool
  62         depends on PARALLEL_MP
  63         help
  64           coreboot and SMM runtime only use X2APIC mode.
  65           Note: OS switches back to XAPIC mode if VT-d is disabled.
  66           FIXME: S3 resume (and SMM runtime) will break if OS makes the switch.
  67
  68 config X2APIC_RUNTIME
  69         prompt "Support both XAPIC and X2APIC"
  70         bool
  71         depends on PARALLEL_MP
  72         help
  73           The switch to X2APIC mode happens early in ramstage. SMM runtime can
  74           support either mode in case the OS switches back to XAPIC.
  75
  76 config X2APIC_LATE_WORKAROUND
  77         prompt "Use XAPIC for AP bringup, then change to X2APIC"
  78         bool
  79         depends on PARALLEL_MP && MAX_CPUS < 256
  80         help
  81           Choose this option if the platform supports dynamic switching between
  82           XAPIC to X2APIC. The initial Application Processors (APs) are configured
  83           in XAPIC mode at reset and later enable X2APIC as a CPU feature.
  84           All access mechanisms between XAPIC (mmio) and X2APIC (msr) switches
  85           at runtime when this option is enabled.
  86
  87 endchoice
  88
  89 config UDELAY_LAPIC
  90         bool
  91         default n
  92
  93 config LAPIC_MONOTONIC_TIMER
  94         def_bool n
  95         depends on UDELAY_LAPIC
  96         help
  97           Expose monotonic time using the local APIC.
  98
  99 config UDELAY_LAPIC_FIXED_FSB
 100         int
 101
 102 config UDELAY_TSC
 103         bool
 104         default n
 105
 106 config UNKNOWN_TSC_RATE
 107         bool
 108         default y if LAPIC_MONOTONIC_TIMER
 109
 110 config TSC_MONOTONIC_TIMER
 111         def_bool n
 112         depends on UDELAY_TSC
 113         help
 114           Expose monotonic time using the TSC.
 115
 116 config TSC_SYNC_LFENCE
 117         bool
 118         default n
 119         help
 120           The CPU driver should select this if the CPU needs
 121           to execute an lfence instruction in order to synchronize
 122           rdtsc. This is true for all modern AMD CPUs.
 123
 124 config TSC_SYNC_MFENCE
 125         bool
 126         default n
 127         help
 128           The CPU driver should select this if the CPU needs
 129           to execute an mfence instruction in order to synchronize
 130           rdtsc. This is true for all modern Intel CPUs.
 131
 132 config SETUP_XIP_CACHE
 133         bool
 134         depends on !NO_XIP_EARLY_STAGES
 135         help
 136           Select this option to set up an MTRR to cache XIP stages loaded
 137           from the bootblock. This is useful on platforms lacking a
 138           non-eviction mode and therefore need to be careful to avoid
 139           eviction.
 140
 141 config X86_CLFLUSH_CAR
 142         bool
 143         help
 144           Select this on platforms that allow CLFLUSH while operating in CAR.
 145
 146 config HAVE_SMI_HANDLER
 147         bool
 148         default n
 149         depends on (SMM_ASEG || SMM_TSEG)
 150
 151 config NO_SMM
 152         bool
 153         default n
 154
 155 config USE_1G_PAGES_TLB
 156         bool
 157         default n
 158         help
 159           Select this option to enable access to up to 512 GiB of memory
 160           by using 1 GiB large pages.
 161
 162 config SMM_ASEG
 163         bool
 164         default n
 165         depends on !NO_SMM
 166
 167 config SMM_TSEG
 168         bool
 169         default y
 170         depends on !(NO_SMM || SMM_ASEG)
 171
 172 if HAVE_SMI_HANDLER
 173
 174 config SMM_MODULE_STACK_SIZE
 175         hex
 176         default 0x800 if ARCH_RAMSTAGE_X86_64
 177         default 0x400
 178         help
 179           This option determines the size of the stack within the SMM handler
 180           modules.
 181
 182 endif
 183
 184 config SMM_LAPIC_REMAP_MITIGATION
 185         bool
 186         default y if NORTHBRIDGE_INTEL_I945 || NORTHBRIDGE_INTEL_GM45 \
 187                 || NORTHBRIDGE_INTEL_X4X || NORTHBRIDGE_INTEL_PINEVIEW \
 188                 || NORTHBRIDGE_INTEL_E7505 || NORTHBRIDGE_INTEL_IRONLAKE
 189         default n
 190
 191 config SMM_PCI_RESOURCE_STORE
 192         bool
 193         default n
 194         help
 195           This option enables support for storing PCI resources in SMRAM so
 196           SMM can tell if they've been altered.
 197
 198 config SMM_PCI_RESOURCE_STORE_NUM_SLOTS
 199         int
 200         default 8
 201         help
 202           Number of slots available to store PCI BARs in SMRAM
 203
 204 config X86_AMD_FIXED_MTRRS
 205         bool
 206         default n
 207         help
 208           This option informs the MTRR code to use the RdMem and WrMem fields
 209           in the fixed MTRR MSRs.
 210
 211 config X86_INIT_NEED_1_SIPI
 212         bool
 213         default n
 214         help
 215           This option limits the number of SIPI signals sent during the
 216           common AP setup.  Intel documentation specifies an INIT SIPI SIPI
 217           sequence, however this doesn't work on some AMD and Intel platforms.
 218           These newer AMD and Intel platforms don't need the 10ms wait between
 219           INIT and SIPI, so skip that too to save some time.
 220
 221 config SOC_SETS_MSRS
 222         bool
 223         default n
 224         help
 225           The SoC requires different access methods for reading and writing
 226           the MSRs.  Use SoC specific routines to handle the MSR access.
 227
 228 config RESERVE_MTRRS_FOR_OS
 229         bool
 230         default n
 231         help
 232           This option allows a platform to reserve 2 MTRRs for the OS usage.
 233           The Intel SDM documents that the first 6 MTRRs are intended for
 234           the system BIOS and the last 2 are to be reserved for OS usage.
 235           However, modern OSes use PAT to control cacheability instead of
 236           using MTRRs.
 237
 238 config AP_STACK_SIZE
 239         hex
 240         default 0x800
 241         help
 242           This is the amount of stack each AP needs. The BSP stack size can be
 243           larger and is set with STACK_SIZE.
 244
 245 config RUNTIME_CONFIGURABLE_SMM_LOGLEVEL
 246         bool
 247         default n
 248         depends on DEBUG_SMI && CONSOLE_OVERRIDE_LOGLEVEL
 249         help
 250           This enables setting the SMM console log level at runtime for more
 251           flexibility to use different log levels for each stage. Another reason
 252           is that reading the log level from non-volatile memory such as flash
 253           VPD or CMOS is not very ideal to be done in SMM, with this option the
 254           value can be passed via the member variable in struct smm_runtime and
 255           be referenced directly in SMM.
 256
 257 endif # ARCH_X86