mb/google/nissa/var/rull: add ssd timing and modify ssd GPIO pins of rtd3
[coreboot2.git] / src / mainboard / google / herobrine / chromeos.c
blobf17e2782f8fdf1c33e27d836c3d0321b11c09f18
1 /* SPDX-License-Identifier: GPL-2.0-only */
3 #include <boot/coreboot_tables.h>
4 #include <bootmode.h>
5 #include "board.h"
6 #include <drivers/tpm/cr50.h>
8 void setup_chromeos_gpios(void)
10 if (CONFIG(EC_GOOGLE_CHROMEEC)) {
11 gpio_input_pullup(GPIO_EC_IN_RW);
12 gpio_input_pullup(GPIO_AP_EC_INT);
14 if (CONFIG(MAINBOARD_HAS_TPM2))
15 gpio_input_irq(GPIO_H1_AP_INT, IRQ_TYPE_RISING_EDGE, GPIO_PULL_UP);
17 gpio_input_pullup(GPIO_SD_CD_L);
19 if (CONFIG(HEROBRINE_HAS_FINGERPRINT)) {
20 gpio_output(GPIO_FPMCU_BOOT0, 0);
21 gpio_output(GPIO_FP_RST_L, 0);
22 gpio_output(GPIO_EN_FP_RAILS, 0);
24 gpio_output(GPIO_AMP_ENABLE, 0);
27 void fill_lb_gpios(struct lb_gpios *gpios)
29 const struct lb_gpio chromeos_gpios[] = {
30 {GPIO_SD_CD_L.addr, ACTIVE_LOW, gpio_get(GPIO_SD_CD_L),
31 "SD card detect"},
32 {GPIO_AMP_ENABLE.addr, ACTIVE_HIGH, gpio_get(GPIO_AMP_ENABLE),
33 "speaker enable"},
34 #if CONFIG(EC_GOOGLE_CHROMEEC)
35 {GPIO_EC_IN_RW.addr, ACTIVE_LOW, gpio_get(GPIO_EC_IN_RW),
36 "EC in RW"},
37 {GPIO_AP_EC_INT.addr, ACTIVE_LOW, gpio_get(GPIO_AP_EC_INT),
38 "EC interrupt"},
39 #endif
40 #if CONFIG(MAINBOARD_HAS_TPM2)
41 {GPIO_H1_AP_INT.addr, ACTIVE_HIGH, gpio_get(GPIO_H1_AP_INT),
42 "TPM interrupt"},
43 #endif
46 lb_add_gpios(gpios, chromeos_gpios, ARRAY_SIZE(chromeos_gpios));
49 int get_ec_is_trusted(void)
51 /* EC is trusted if not in RW. This is active low. */
52 if (CONFIG(EC_GOOGLE_CHROMEEC))
53 return !!gpio_get(GPIO_EC_IN_RW);
54 else /* If no EC, always return true */
55 return 1;
58 int cr50_plat_irq_status(void)
60 return gpio_irq_status(GPIO_H1_AP_INT);