mb/google/nissa/var/rull: add ssd timing and modify ssd GPIO pins of rtd3
[coreboot2.git] / src / mainboard / ibase / mb899 / gpio.c
blob576e51ddc43fd63462b706b7104ff5ac01eb085e
1 /* SPDX-License-Identifier: GPL-2.0-only */
3 #include <southbridge/intel/common/gpio.h>
5 static const struct pch_gpio_set1 pch_gpio_set1_mode = {
6 .gpio6 = GPIO_MODE_GPIO,
7 .gpio7 = GPIO_MODE_GPIO,
8 .gpio8 = GPIO_MODE_GPIO,
9 .gpio9 = GPIO_MODE_GPIO,
10 .gpio10 = GPIO_MODE_GPIO,
11 .gpio12 = GPIO_MODE_GPIO,
12 .gpio13 = GPIO_MODE_GPIO,
13 .gpio14 = GPIO_MODE_GPIO,
14 .gpio15 = GPIO_MODE_GPIO,
15 .gpio16 = GPIO_MODE_GPIO,
16 .gpio17 = GPIO_MODE_GPIO,
17 .gpio18 = GPIO_MODE_GPIO,
18 .gpio19 = GPIO_MODE_GPIO,
19 .gpio20 = GPIO_MODE_GPIO,
20 .gpio24 = GPIO_MODE_GPIO,
21 .gpio25 = GPIO_MODE_GPIO,
22 .gpio26 = GPIO_MODE_GPIO,
23 .gpio27 = GPIO_MODE_GPIO,
24 .gpio28 = GPIO_MODE_GPIO,
27 static const struct pch_gpio_set1 pch_gpio_set1_direction = {
28 .gpio6 = GPIO_DIR_INPUT,
29 .gpio7 = GPIO_DIR_INPUT,
30 .gpio8 = GPIO_DIR_INPUT,
31 .gpio9 = GPIO_DIR_INPUT,
32 .gpio10 = GPIO_DIR_INPUT,
33 .gpio12 = GPIO_DIR_OUTPUT,
34 .gpio13 = GPIO_DIR_INPUT,
35 .gpio14 = GPIO_DIR_INPUT,
36 .gpio15 = GPIO_DIR_INPUT,
37 .gpio16 = GPIO_DIR_OUTPUT,
38 .gpio17 = GPIO_DIR_OUTPUT,
39 .gpio18 = GPIO_DIR_OUTPUT,
40 .gpio19 = GPIO_DIR_INPUT,
41 .gpio20 = GPIO_DIR_OUTPUT,
42 .gpio24 = GPIO_DIR_OUTPUT,
43 .gpio25 = GPIO_DIR_OUTPUT,
44 .gpio26 = GPIO_DIR_OUTPUT,
45 .gpio27 = GPIO_DIR_OUTPUT,
46 .gpio28 = GPIO_DIR_OUTPUT,
49 static const struct pch_gpio_set1 pch_gpio_set1_level = {
50 .gpio12 = GPIO_LEVEL_LOW,
51 .gpio16 = GPIO_LEVEL_HIGH,
52 .gpio17 = GPIO_LEVEL_HIGH,
53 .gpio18 = GPIO_LEVEL_HIGH,
54 .gpio20 = GPIO_LEVEL_HIGH,
55 .gpio24 = GPIO_LEVEL_HIGH,
56 .gpio25 = GPIO_LEVEL_HIGH,
57 .gpio26 = GPIO_LEVEL_LOW,
58 .gpio27 = GPIO_LEVEL_HIGH,
59 .gpio28 = GPIO_LEVEL_LOW,
62 static const struct pch_gpio_set1 pch_gpio_set1_invert = {
63 .gpio7 = GPIO_INVERT,
64 .gpio8 = GPIO_INVERT,
65 .gpio13 = GPIO_INVERT,
68 static const struct pch_gpio_set1 pch_gpio_set1_blink = {
71 static const struct pch_gpio_set2 pch_gpio_set2_mode = {
72 .gpio32 = GPIO_MODE_GPIO,
73 .gpio33 = GPIO_MODE_GPIO,
74 .gpio34 = GPIO_MODE_GPIO,
75 .gpio35 = GPIO_MODE_GPIO,
76 .gpio36 = GPIO_MODE_GPIO,
77 .gpio37 = GPIO_MODE_GPIO,
78 .gpio38 = GPIO_MODE_GPIO,
79 .gpio39 = GPIO_MODE_GPIO,
80 .gpio48 = GPIO_MODE_GPIO,
83 static const struct pch_gpio_set2 pch_gpio_set2_direction = {
84 .gpio32 = GPIO_DIR_OUTPUT,
85 .gpio33 = GPIO_DIR_OUTPUT,
86 .gpio34 = GPIO_DIR_OUTPUT,
87 .gpio35 = GPIO_DIR_OUTPUT,
88 .gpio36 = GPIO_DIR_INPUT,
89 .gpio37 = GPIO_DIR_INPUT,
90 .gpio38 = GPIO_DIR_OUTPUT,
91 .gpio39 = GPIO_DIR_OUTPUT,
92 .gpio48 = GPIO_DIR_OUTPUT,
95 static const struct pch_gpio_set2 pch_gpio_set2_level = {
96 .gpio32 = GPIO_LEVEL_HIGH,
97 .gpio33 = GPIO_LEVEL_LOW,
98 .gpio34 = GPIO_LEVEL_HIGH,
99 .gpio35 = GPIO_LEVEL_LOW,
100 .gpio38 = GPIO_LEVEL_LOW,
101 .gpio39 = GPIO_LEVEL_LOW,
102 .gpio48 = GPIO_LEVEL_HIGH,
105 const struct pch_gpio_map mainboard_gpio_map = {
106 .set1 = {
107 .mode = &pch_gpio_set1_mode,
108 .direction = &pch_gpio_set1_direction,
109 .level = &pch_gpio_set1_level,
110 .blink = &pch_gpio_set1_blink,
111 .invert = &pch_gpio_set1_invert,
113 .set2 = {
114 .mode = &pch_gpio_set2_mode,
115 .direction = &pch_gpio_set2_direction,
116 .level = &pch_gpio_set2_level,