mb/google/rauru: Implement regulator interface
[coreboot2.git] / src / soc / intel / denverton_ns / acpi / southcluster.asl
blobb864513de351fd8da41677cfbb0d1d82beec1472
1 /* SPDX-License-Identifier: GPL-2.0-only */
3 #include "../include/soc/iomap.h"
5 Scope(\)
7         // Private Chipset Register(PCR). Memory Mapped through ILB
8         OperationRegion(PCRR, SystemMemory, DEFAULT_PCR_BASE, 0x01000000)
9         Field(PCRR, DWordAcc, Lock, Preserve)
10         {
11                 Offset (0xD03100),      // Interrupt Routing Registers
12                 PRTA,   8,
13                 PRTB,   8,
14                 PRTC,   8,
15                 PRTD,   8,
16                 PRTE,   8,
17                 PRTF,   8,
18                 PRTG,   8,
19                 PRTH,   8,
20         }
23 // PCI Express Ports 0:[9-11].0
24 #include "pcie.asl"
26 // SMBus 0:12.0
27 #include "smbus2.asl"
29 // SATA 0:13.0
30 #include "sata.asl"
32 // SATA 0:14.0
33 #include "sata2.asl"
35 // xHCI 0:15.0
36 #include "xhci.asl"
38 // Virtual root port 0
39 Device (VRP0) {
40         Name   (_ADR, 0x00160000)
42         Method (_PRT)
43         {
44                 Return (IRQM (22))
45         }
48 // Virtual root port 1
49 Device (VRP1) {
50         Name   (_ADR, 0x00170000)
52         Method (_PRT)
53         {
54                 Return (IRQM (23))
55         }
58 // ME HECI
59 Device (HECI) {
60         Name   (_ADR, 0x00180000)
63 // ME HECI2
64 Device (HEC2) {
65         Name   (_ADR, 0x00180001)
68 // MEKT on PCH
69 Device (MEKT) {
70         Name   (_ADR, 0x00180003)
73 // ME HECI3
74 Device (HEC3) {
75         Name   (_ADR, 0x00180004)
78 // UART 0
79 Device (UAR0) {
80         Name   (_ADR, 0x001A0000)
83 // UART 1
84 Device (UAR1) {
85         Name   (_ADR, 0x001A0001)
88 // UART 2
89 Device (UAR2) {
90         Name   (_ADR, 0x001A0002)
93 // eMMC
94 Device (EMMC) {
95         Name   (_ADR, 0x001C0000)
98 // LPC Bridge 0:1f.0
99 #include "lpc.asl"
101 // P2SB 0:1f.1
102 Device (P2SB)
104         Name (_ADR, 0x001F0001)
107 // PMC 0:1f.2
108 #include "pmc.asl"
110 // SMBus 0:1f.4
111 #include <soc/intel/common/block/acpi/acpi/smbus.asl>
113 // Northpeak 0:1f.7
114 #include "npk.asl"
116 /* IRQ assignment is mainboard specific. Get it from mainboard ACPI code */
117 #include "acpi/mainboard_pci_irqs.asl"
119 Method (_OSC, 4)
121         /* Check for proper GUID */
122         If (Arg0 == ToUUID("33DB4D5B-1FF7-401C-9657-7441C03DD766"))
123         {
124                 /* Let OS control everything */
125                 Return (Arg3)
126         }
127         Else
128         {
129                 /* Unrecognized UUID */
130                 CreateDWordField (Arg3, 0, CDW1)
131                 CDW1 |= 4
132                 Return (Arg3)
133         }