gnetlist/examples/test_verilog.sch

   1 v 20031011 1
   2 C 9600 13100 0 0 0 title-B.sym
   3 T 20400 14100 3 10 1 0 0 0 1
   4 EXAMPLE SCHEMATIC FOR VERILOG NETLISTING
   5 T 24200 13200 3 10 1 0 0 0 1
   6 MIKE JARABEK
   7 C 14300 20100 1 0 0 test_verilog.sym
   8 {
   9 T 15300 21100 5 10 1 1 0 0 1
  10 refdes=TEST1
  11 }
  12 C 18100 19100 1 0 0 block-1.sym
  13 {
  14 T 19700 21000 5 10 1 1 0 0 1
  15 refdes=U1
  16 }
  17 C 18100 16500 1 0 0 block-1.sym
  18 {
  19 T 19700 18400 5 10 1 1 0 0 1
  20 refdes=U2
  21 }
  22 C 14300 18900 1 0 0 test_verilog.sym
  23 {
  24 T 15300 19900 5 10 1 1 0 0 1
  25 refdes=TEST2
  26 }
  27 C 21700 19700 1 0 0 test_verilog.sym
  28 {
  29 T 23000 20700 5 10 1 1 0 0 1
  30 refdes=U3
  31 }
  32 C 10500 21700 1 0 0 ipad-1.sym
  33 {
  34 T 10200 21800 5 10 1 1 0 0 1
  35 refdes=P1
  36 }
  37 C 10500 21300 1 0 0 ipad-1.sym
  38 {
  39 T 10200 21300 5 10 1 1 0 0 1
  40 refdes=P2
  41 }
  42 C 10500 15200 1 0 0 ipad-1.sym
  43 {
  44 T 10200 15200 5 10 1 1 0 0 1
  45 refdes=P5
  46 T 25600 20300 5 10 1 1 0 0 1
  47 refdes=P6
  48 }
  49 C 25400 17300 1 0 1 iopad-1.sym
  50 {
  51 T 25500 17400 5 10 1 1 0 0 1
  52 refdes=P9
  53 }
  54 C 25400 17600 1 0 1 iopad-1.sym
  55 {
  56 T 25500 17700 5 10 1 1 0 0 1
  57 refdes=P8
  58 }
  59 C 24600 20200 1 0 0 opad-1.sym
  60 {
  61 T 25600 20300 5 10 1 1 0 0 1
  62 refdes=P6
  63 }
  64 C 24600 19400 1 0 0 opad-1.sym
  65 {
  66 T 25600 19500 5 10 1 1 0 0 1
  67 refdes=P7
  68 }
  69 C 10500 15900 1 0 0 ipad-1.sym
  70 {
  71 T 10200 16000 5 10 1 1 0 0 1
  72 refdes=P4
  73 }
  74 N 23500 20300 24600 20300 4
  75 {
  76 T 24300 20400 5 10 1 1 0 0 1
  77 netname=OUT1
  78 }
  79 N 20200 20300 21700 20300 4
  80 N 20200 20000 21200 20000 4
  81 N 21200 20000 21200 19500 4
  82 N 21200 19500 24600 19500 4
  83 {
  84 T 24200 19600 5 10 1 1 0 0 1
  85 netname=OUT2
  86 }
  87 N 20200 17700 24400 17700 4
  88 {
  89 T 23900 17800 5 10 1 1 0 0 1
  90 netname=INOUT1
  91 }
  92 N 20200 17400 24400 17400 4
  93 {
  94 T 23900 17500 5 10 1 1 0 0 1
  95 netname=INOUT2
  96 }
  97 C 10500 20800 1 0 0 ipad-1.sym
  98 {
  99 T 10200 20900 5 10 1 1 0 0 1
 100 refdes=P3
 101 }
 102 N 18100 20600 17600 20600 4
 103 N 17600 20600 17600 21800 4
 104 N 17600 21800 11400 21800 4
 105 {
 106 T 11500 21900 5 10 1 1 0 0 1
 107 netname=IN1
 108 }
 109 N 16100 20700 17000 20700 4
 110 N 17000 20700 17000 20300 4
 111 N 17000 20300 18100 20300 4
 112 N 18100 20000 17000 20000 4
 113 N 17000 20000 17000 19500 4
 114 N 17000 19500 16100 19500 4
 115 N 18100 19700 17600 19700 4
 116 {
 117 T 17100 19600 5 10 1 1 0 0 1
 118 netname=REF1
 119 }
 120 N 11400 21400 13400 21400 4
 121 {
 122 T 11500 21400 5 10 1 1 0 0 1
 123 netname=IN2
 124 }
 125 N 13400 21400 13400 20700 4
 126 N 13400 20700 14300 20700 4
 127 N 11400 20900 12900 20900 4
 128 {
 129 T 11500 21000 5 10 1 1 0 0 1
 130 netname=IN3
 131 }
 132 N 12900 20900 12900 19500 4
 133 N 12900 19500 14300 19500 4
 134 N 18100 18000 13700 18000 4
 135 N 13700 18000 13700 20700 4
 136 N 18100 17700 16800 17700 4
 137 N 16800 17700 16800 19500 4
 138 {
 139 T 16900 18800 5 10 1 1 0 0 1
 140 netname=MIDDLE
 141 }
 142 N 11400 16000 12200 16000 4
 143 {
 144 T 12300 16000 5 10 1 1 0 0 1
 145 netname=REF1
 146 }
 147 N 11400 15300 12200 15300 4
 148 {
 149 T 12300 15300 5 10 1 1 0 0 1
 150 netname=REF2
 151 }
 152 N 18100 17400 17400 17400 4
 153 {
 154 T 16900 17400 5 10 1 1 0 0 1
 155 netname=REF1
 156 }
 157 N 18100 17100 17400 17100 4
 158 {
 159 T 16800 17100 5 10 1 1 0 0 1
 160 netname=REF2
 161 }
 162 T 16500 23300 3 10 1 0 0 0 1
 163 Unnamed Nets
 164 L 16900 20900 17200 23200 3 0 0 0 -1 -1
 165 L 16800 21100 16900 20900 3 0 0 0 -1 -1
 166 L 16900 20900 17100 21100 3 0 0 0 -1 -1
 167 L 17600 23100 20900 20500 3 0 0 0 -1 -1
 168 L 20900 20500 20900 20600 3 0 0 0 -1 -1
 169 L 20900 20500 20800 20500 3 0 0 0 -1 -1
 170 C 15300 15400 1 0 0 low-1.sym
 171 {
 172 T 15600 15600 5 10 1 1 0 0 1
 173 refdes=PWR0
 174 }
 175 C 15400 16400 1 0 0 high-1.sym
 176 {
 177 T 15600 16700 5 10 1 1 0 0 1
 178 refdes=PWR1
 179 }
 180 N 15500 16400 15500 15700 4
 181 {
 182 T 15600 16000 5 10 1 1 0 0 1
 183 netname=MUNGLE_NET
 184 }
 185 C 21600 21500 1 0 0 block-1.sym
 186 {
 187 T 21900 21600 5 10 1 1 0 0 1
 188 refdes=NO_CONNECTIONS
 189 }
 190 C 21700 14700 1 0 0 block_pos-1.sym
 191 {
 192 T 22000 14800 5 10 1 1 0 0 1
 193 refdes=BLOCK_POS
 194 }
 195 N 20900 17700 20900 15900 4
 196 N 20900 15900 21700 15900 4
 197 N 21700 16200 21100 16200 4
 198 N 21100 16200 21100 17400 4
 199 N 20800 20000 20800 15600 4
 200 N 20800 15600 21700 15600 4
 201 N 23800 15900 24500 15900 4
 202 {
 203 T 25500 15800 5 10 1 1 0 0 1
 204 netname=POS_OUT1
 205 }
 206 N 23800 15600 24500 15600 4
 207 {
 208 T 25500 15500 5 10 1 1 0 0 1
 209 netname=POS_OUT2
 210 }
 211 C 24500 15800 1 0 0 opad-1.sym
 212 {
 213 T 24400 16000 5 10 1 1 0 0 1
 214 refdes=P10
 215 }
 216 C 24500 15500 1 0 0 opad-1.sym
 217 {
 218 T 24400 15700 5 10 1 1 0 0 1
 219 refdes=P11
 220 }
 221 T 19100 14600 5 10 1 0 0 0 1
 222 module_name=VERILOG_TEST