tgt-vvp/README.txt

   1
   2 THE VVP TARGET
   3
   4 SYMBOL NAME CONVENTIONS
   5
   6 There are some naming conventions that the vp target uses for
   7 generating symbol names.
   8
   9 * wires and regs
  10
  11 Nets and variables are named V_<full-name> where <full-name> is the
  12 full hierarchical name of the signal.
  13
  14 * Logic devices
  15
  16 Logic devices (and, or, buf, bufz, etc.) are named L_<full_name>. In
  17 this case the symbol is attached to a functor that is the output of
  18 the logic device.
  19
  20
  21 GENERAL FUNCTOR WEB STRUCTURE
  22
  23 The net of gates, signals and resolvers is formed from the input
  24 design. The basic structure is wrapped around the nexus, which is
  25 represented by the ivl_nexus_t.
  26
  27 Each nexus represents a resolved value. The input of the nexus is fed
  28 by a single driver. If the nexus in the design has multiple drivers,
  29 the drivers are first fed into a resolver (or a tree of resolvers) to
  30 form a single output that is the nexus.
  31
  32 The nexus, then, feeds its output to the inputs of other gates, or to
  33 the .net objects in the design.