| blob | a3228a676cc18b475b6335024bc68793450d43e9 |
1 NOTE:
2 This is a version of Documentation/memory-barriers.txt translated into Korean.
3 This document is maintained by SeongJae Park <sj38.park@gmail.com>.
4 If you find any difference between this document and the original file or
5 a problem with the translation, please contact the maintainer of this file.
7 Please also note that the purpose of this file is to be easier to
8 read for non English (read: Korean) speakers and is not intended as
9 a fork. So if you have any comments or updates for this file please
10 update the original English file first. The English version is
11 definitive, and readers should look there if they have any doubt.
13 ===================================
14 이 문서는
15 Documentation/memory-barriers.txt
16 의 한글 번역입니다.
18 역자： 박성재 <sj38.park@gmail.com>
19 ===================================
22 =========================
23 리눅스 커널 메모리 배리어
24 =========================
26 저자: David Howells <dhowells@redhat.com>
27 Paul E. McKenney <paulmck@linux.vnet.ibm.com>
28 Will Deacon <will.deacon@arm.com>
29 Peter Zijlstra <peterz@infradead.org>
31 ========
32 면책조항
33 ========
35 이 문서는 명세서가 아닙니다; 이 문서는 완벽하지 않은데, 간결성을 위해 의도된
36 부분도 있고, 의도하진 않았지만 사람에 의해 쓰였다보니 불완전한 부분도 있습니다.
37 이 문서는 리눅스에서 제공하는 다양한 메모리 배리어들을 사용하기 위한
38 안내서입니다만, 뭔가 이상하다 싶으면 (그런게 많을 겁니다) 질문을 부탁드립니다.
40 다시 말하지만, 이 문서는 리눅스가 하드웨어에 기대하는 사항에 대한 명세서가
41 아닙니다.
43 이 문서의 목적은 두가지입니다:
45 (1) 어떤 특정 배리어에 대해 기대할 수 있는 최소한의 기능을 명세하기 위해서,
46 그리고
48 (2) 사용 가능한 배리어들에 대해 어떻게 사용해야 하는지에 대한 안내를 제공하기
49 위해서.
51 어떤 아키텍쳐는 특정한 배리어들에 대해서는 여기서 이야기하는 최소한의
52 요구사항들보다 많은 기능을 제공할 수도 있습니다만, 여기서 이야기하는
53 요구사항들을 충족하지 않는 아키텍쳐가 있다면 그 아키텍쳐가 잘못된 것이란 점을
54 알아두시기 바랍니다.
56 또한, 특정 아키텍쳐에서 일부 배리어는 해당 아키텍쳐의 특수한 동작 방식으로 인해
57 해당 배리어의 명시적 사용이 불필요해서 no-op 이 될수도 있음을 알아두시기
58 바랍니다.
60 역자: 본 번역 역시 완벽하지 않은데, 이 역시 부분적으로는 의도된 것이기도
61 합니다. 여타 기술 문서들이 그렇듯 완벽한 이해를 위해서는 번역문과 원문을 함께
62 읽으시되 번역문을 하나의 가이드로 활용하시길 추천드리며, 발견되는 오역 등에
63 대해서는 언제든 의견을 부탁드립니다. 과한 번역으로 인한 오해를 최소화하기 위해
64 애매한 부분이 있을 경우에는 어색함이 있더라도 원래의 용어를 차용합니다.
67 =====
68 목차:
69 =====
71 (*) 추상 메모리 액세스 모델.
73 - 디바이스 오퍼레이션.
74 - 보장사항.
76 (*) 메모리 배리어란 무엇인가?
78 - 메모리 배리어의 종류.
79 - 메모리 배리어에 대해 가정해선 안될 것.
80 - 데이터 의존성 배리어.
81 - 컨트롤 의존성.
82 - SMP 배리어 짝맞추기.
83 - 메모리 배리어 시퀀스의 예.
84 - 읽기 메모리 배리어 vs 로드 예측.
85 - 이행성
87 (*) 명시적 커널 배리어.
89 - 컴파일러 배리어.
90 - CPU 메모리 배리어.
91 - MMIO 쓰기 배리어.
93 (*) 암묵적 커널 메모리 배리어.
95 - 락 Acquisition 함수.
96 - 인터럽트 비활성화 함수.
97 - 슬립과 웨이크업 함수.
98 - 그외의 함수들.
100 (*) CPU 간 ACQUIRING 배리어의 효과.
102 - Acquire vs 메모리 액세스.
103 - Acquire vs I/O 액세스.
105 (*) 메모리 배리어가 필요한 곳
107 - 프로세서간 상호 작용.
108 - 어토믹 오퍼레이션.
109 - 디바이스 액세스.
110 - 인터럽트.
112 (*) 커널 I/O 배리어의 효과.
114 (*) 가정되는 가장 완화된 실행 순서 모델.
116 (*) CPU 캐시의 영향.
118 - 캐시 일관성.
119 - 캐시 일관성 vs DMA.
120 - 캐시 일관성 vs MMIO.
122 (*) CPU 들이 저지르는 일들.
124 - 그리고, Alpha 가 있다.
125 - 가상 머신 게스트.
127 (*) 사용 예.
129 - 순환식 버퍼.
131 (*) 참고 문헌.
134 =======================
135 추상 메모리 액세스 모델
136 =======================
138 다음과 같이 추상화된 시스템 모델을 생각해 봅시다:
140 : :
141 : :
142 : :
143 +-------+ : +--------+ : +-------+
144 | | : | | : | |
145 | | : | | : | |
146 | CPU 1 |<----->| Memory |<----->| CPU 2 |
147 | | : | | : | |
148 | | : | | : | |
149 +-------+ : +--------+ : +-------+
150 ^ : ^ : ^
151 | : | : |
152 | : | : |
153 | : v : |
154 | : +--------+ : |
155 | : | | : |
156 | : | | : |
157 +---------->| Device |<----------+
158 : | | :
159 : | | :
160 : +--------+ :
161 : :
163 프로그램은 여러 메모리 액세스 오퍼레이션을 발생시키고, 각각의 CPU 는 그런
164 프로그램들을 실행합니다. 추상화된 CPU 모델에서 메모리 오퍼레이션들의 순서는
165 매우 완화되어 있고, CPU 는 프로그램이 인과관계를 어기지 않는 상태로 관리된다고
166 보일 수만 있다면 메모리 오퍼레이션을 자신이 원하는 어떤 순서대로든 재배치해
167 동작시킬 수 있습니다. 비슷하게, 컴파일러 또한 프로그램의 정상적 동작을 해치지
168 않는 한도 내에서는 어떤 순서로든 자신이 원하는 대로 인스트럭션을 재배치 할 수
169 있습니다.
171 따라서 위의 다이어그램에서 한 CPU가 동작시키는 메모리 오퍼레이션이 만들어내는
172 변화는 해당 오퍼레이션이 CPU 와 시스템의 다른 부분들 사이의 인터페이스(점선)를
173 지나가면서 시스템의 나머지 부분들에 인지됩니다.
176 예를 들어, 다음의 일련의 이벤트들을 생각해 봅시다:
178 CPU 1 CPU 2
179 =============== ===============
180 { A == 1; B == 2 }
181 A = 3; x = B;
182 B = 4; y = A;
184 다이어그램의 가운데에 위치한 메모리 시스템에 보여지게 되는 액세스들은 다음의 총
185 24개의 조합으로 재구성될 수 있습니다:
187 STORE A=3, STORE B=4, y=LOAD A->3, x=LOAD B->4
188 STORE A=3, STORE B=4, x=LOAD B->4, y=LOAD A->3
189 STORE A=3, y=LOAD A->3, STORE B=4, x=LOAD B->4
190 STORE A=3, y=LOAD A->3, x=LOAD B->2, STORE B=4
191 STORE A=3, x=LOAD B->2, STORE B=4, y=LOAD A->3
192 STORE A=3, x=LOAD B->2, y=LOAD A->3, STORE B=4
193 STORE B=4, STORE A=3, y=LOAD A->3, x=LOAD B->4
194 STORE B=4, ...
195 ...
197 따라서 다음의 네가지 조합의 값들이 나올 수 있습니다:
199 x == 2, y == 1
200 x == 2, y == 3
201 x == 4, y == 1
202 x == 4, y == 3
205 한발 더 나아가서, 한 CPU 가 메모리 시스템에 반영한 스토어 오퍼레이션들의 결과는
206 다른 CPU 에서의 로드 오퍼레이션을 통해 인지되는데, 이 때 스토어가 반영된 순서와
207 다른 순서로 인지될 수도 있습니다.
210 예로, 아래의 일련의 이벤트들을 생각해 봅시다:
212 CPU 1 CPU 2
213 =============== ===============
214 { A == 1, B == 2, C == 3, P == &A, Q == &C }
215 B = 4; Q = P;
216 P = &B D = *Q;
218 D 로 읽혀지는 값은 CPU 2 에서 P 로부터 읽혀진 주소값에 의존적이기 때문에 여기엔
219 분명한 데이터 의존성이 있습니다. 하지만 이 이벤트들의 실행 결과로는 아래의
220 결과들이 모두 나타날 수 있습니다:
222 (Q == &A) and (D == 1)
223 (Q == &B) and (D == 2)
224 (Q == &B) and (D == 4)
226 CPU 2 는 *Q 의 로드를 요청하기 전에 P 를 Q 에 넣기 때문에 D 에 C 를 집어넣는
227 일은 없음을 알아두세요.
230 디바이스 오퍼레이션
231 -------------------
233 일부 디바이스는 자신의 컨트롤 인터페이스를 메모리의 특정 영역으로 매핑해서
234 제공하는데(Memory mapped I/O), 해당 컨트롤 레지스터에 접근하는 순서는 매우
235 중요합니다. 예를 들어, 어드레스 포트 레지스터 (A) 와 데이터 포트 레지스터 (D)
236 를 통해 접근되는 내부 레지스터 집합을 갖는 이더넷 카드를 생각해 봅시다. 내부의
237 5번 레지스터를 읽기 위해 다음의 코드가 사용될 수 있습니다:
239 *A = 5;
240 x = *D;
242 하지만, 이건 다음의 두 조합 중 하나로 만들어질 수 있습니다:
244 STORE *A = 5, x = LOAD *D
245 x = LOAD *D, STORE *A = 5
247 두번째 조합은 데이터를 읽어온 _후에_ 주소를 설정하므로, 오동작을 일으킬 겁니다.
250 보장사항
251 --------
253 CPU 에게 기대할 수 있는 최소한의 보장사항 몇가지가 있습니다:
255 (*) 어떤 CPU 든, 의존성이 존재하는 메모리 액세스들은 해당 CPU 자신에게
256 있어서는 순서대로 메모리 시스템에 수행 요청됩니다. 즉, 다음에 대해서:
258 Q = READ_ONCE(P); smp_read_barrier_depends(); D = READ_ONCE(*Q);
260 CPU 는 다음과 같은 메모리 오퍼레이션 시퀀스를 수행 요청합니다:
262 Q = LOAD P, D = LOAD *Q
264 그리고 그 시퀀스 내에서의 순서는 항상 지켜집니다. 대부분의 시스템에서
265 smp_read_barrier_depends() 는 아무일도 안하지만 DEC Alpha 에서는
266 명시적으로 사용되어야 합니다. 보통의 경우에는 smp_read_barrier_depends()
267 를 직접 사용하는 대신 rcu_dereference() 같은 것들을 사용해야 함을
268 알아두세요.
270 (*) 특정 CPU 내에서 겹치는 영역의 메모리에 행해지는 로드와 스토어 들은 해당
271 CPU 안에서는 순서가 바뀌지 않은 것으로 보여집니다. 즉, 다음에 대해서:
273 a = READ_ONCE(*X); WRITE_ONCE(*X, b);
275 CPU 는 다음의 메모리 오퍼레이션 시퀀스만을 메모리에 요청할 겁니다:
277 a = LOAD *X, STORE *X = b
279 그리고 다음에 대해서는:
281 WRITE_ONCE(*X, c); d = READ_ONCE(*X);
283 CPU 는 다음의 수행 요청만을 만들어 냅니다:
285 STORE *X = c, d = LOAD *X
287 (로드 오퍼레이션과 스토어 오퍼레이션이 겹치는 메모리 영역에 대해
288 수행된다면 해당 오퍼레이션들은 겹친다고 표현됩니다).
290 그리고 _반드시_ 또는 _절대로_ 가정하거나 가정하지 말아야 하는 것들이 있습니다:
292 (*) 컴파일러가 READ_ONCE() 나 WRITE_ONCE() 로 보호되지 않은 메모리 액세스를
293 당신이 원하는 대로 할 것이라는 가정은 _절대로_ 해선 안됩니다. 그것들이
294 없다면, 컴파일러는 컴파일러 배리어 섹션에서 다루게 될, 모든 "창의적인"
295 변경들을 만들어낼 권한을 갖게 됩니다.
297 (*) 개별적인 로드와 스토어들이 주어진 순서대로 요청될 것이라는 가정은 _절대로_
298 하지 말아야 합니다. 이 말은 곧:
300 X = *A; Y = *B; *D = Z;
302 는 다음의 것들 중 어느 것으로든 만들어질 수 있다는 의미입니다:
304 X = LOAD *A, Y = LOAD *B, STORE *D = Z
305 X = LOAD *A, STORE *D = Z, Y = LOAD *B
306 Y = LOAD *B, X = LOAD *A, STORE *D = Z
307 Y = LOAD *B, STORE *D = Z, X = LOAD *A
308 STORE *D = Z, X = LOAD *A, Y = LOAD *B
309 STORE *D = Z, Y = LOAD *B, X = LOAD *A
311 (*) 겹치는 메모리 액세스들은 합쳐지거나 버려질 수 있음을 _반드시_ 가정해야
312 합니다. 다음의 코드는:
314 X = *A; Y = *(A + 4);
316 다음의 것들 중 뭐든 될 수 있습니다:
318 X = LOAD *A; Y = LOAD *(A + 4);
319 Y = LOAD *(A + 4); X = LOAD *A;
320 {X, Y} = LOAD {*A, *(A + 4) };
322 그리고:
324 *A = X; *(A + 4) = Y;
326 는 다음 중 뭐든 될 수 있습니다:
328 STORE *A = X; STORE *(A + 4) = Y;
329 STORE *(A + 4) = Y; STORE *A = X;
330 STORE {*A, *(A + 4) } = {X, Y};
332 그리고 보장사항에 반대되는 것들(anti-guarantees)이 있습니다:
334 (*) 이 보장사항들은 bitfield 에는 적용되지 않는데, 컴파일러들은 bitfield 를
335 수정하는 코드를 생성할 때 원자성 없는(non-atomic) 읽고-수정하고-쓰는
336 인스트럭션들의 조합을 만드는 경우가 많기 때문입니다. 병렬 알고리즘의
337 동기화에 bitfield 를 사용하려 하지 마십시오.
339 (*) bitfield 들이 여러 락으로 보호되는 경우라 하더라도, 하나의 bitfield 의
340 모든 필드들은 하나의 락으로 보호되어야 합니다. 만약 한 bitfield 의 두
341 필드가 서로 다른 락으로 보호된다면, 컴파일러의 원자성 없는
342 읽고-수정하고-쓰는 인스트럭션 조합은 한 필드에의 업데이트가 근처의
343 필드에도 영향을 끼치게 할 수 있습니다.
345 (*) 이 보장사항들은 적절하게 정렬되고 크기가 잡힌 스칼라 변수들에 대해서만
346 적용됩니다. "적절하게 크기가 잡힌" 이라함은 현재로써는 "char", "short",
347 "int" 그리고 "long" 과 같은 크기의 변수들을 의미합니다. "적절하게 정렬된"
348 은 자연스런 정렬을 의미하는데, 따라서 "char" 에 대해서는 아무 제약이 없고,
349 "short" 에 대해서는 2바이트 정렬을, "int" 에는 4바이트 정렬을, 그리고
350 "long" 에 대해서는 32-bit 시스템인지 64-bit 시스템인지에 따라 4바이트 또는
351 8바이트 정렬을 의미합니다. 이 보장사항들은 C11 표준에서 소개되었으므로,
352 C11 전의 오래된 컴파일러(예를 들어, gcc 4.6) 를 사용할 때엔 주의하시기
353 바랍니다. 표준에 이 보장사항들은 "memory location" 을 정의하는 3.14
354 섹션에 다음과 같이 설명되어 있습니다:
355 (역자: 인용문이므로 번역하지 않습니다)
357 memory location
358 either an object of scalar type, or a maximal sequence
359 of adjacent bit-fields all having nonzero width
361 NOTE 1: Two threads of execution can update and access
362 separate memory locations without interfering with
363 each other.
365 NOTE 2: A bit-field and an adjacent non-bit-field member
366 are in separate memory locations. The same applies
367 to two bit-fields, if one is declared inside a nested
368 structure declaration and the other is not, or if the two
369 are separated by a zero-length bit-field declaration,
370 or if they are separated by a non-bit-field member
371 declaration. It is not safe to concurrently update two
372 bit-fields in the same structure if all members declared
373 between them are also bit-fields, no matter what the
374 sizes of those intervening bit-fields happen to be.
377 =========================
378 메모리 배리어란 무엇인가?
379 =========================
381 앞에서 봤듯이, 상호간 의존성이 없는 메모리 오퍼레이션들은 실제로는 무작위적
382 순서로 수행될 수 있으며, 이는 CPU 와 CPU 간의 상호작용이나 I/O 에 문제가 될 수
383 있습니다. 따라서 컴파일러와 CPU 가 순서를 바꾸는데 제약을 걸 수 있도록 개입할
384 수 있는 어떤 방법이 필요합니다.
386 메모리 배리어는 그런 개입 수단입니다. 메모리 배리어는 배리어를 사이에 둔 앞과
387 뒤 양측의 메모리 오퍼레이션들 간에 부분적 순서가 존재하도록 하는 효과를 줍니다.
389 시스템의 CPU 들과 여러 디바이스들은 성능을 올리기 위해 명령어 재배치, 실행
390 유예, 메모리 오퍼레이션들의 조합, 예측적 로드(speculative load), 브랜치
391 예측(speculative branch prediction), 다양한 종류의 캐싱(caching) 등의 다양한
392 트릭을 사용할 수 있기 때문에 이런 강제력은 중요합니다. 메모리 배리어들은 이런
393 트릭들을 무효로 하거나 억제하는 목적으로 사용되어져서 코드가 여러 CPU 와
394 디바이스들 간의 상호작용을 정상적으로 제어할 수 있게 해줍니다.
397 메모리 배리어의 종류
398 --------------------
400 메모리 배리어는 네개의 기본 타입으로 분류됩니다:
402 (1) 쓰기 (또는 스토어) 메모리 배리어.
404 쓰기 메모리 배리어는 시스템의 다른 컴포넌트들에 해당 배리어보다 앞서
405 명시된 모든 STORE 오퍼레이션들이 해당 배리어 뒤에 명시된 모든 STORE
406 오퍼레이션들보다 먼저 수행된 것으로 보일 것을 보장합니다.
408 쓰기 배리어는 스토어 오퍼레이션들에 대한 부분적 순서 세우기입니다; 로드
409 오퍼레이션들에 대해서는 어떤 영향도 끼치지 않습니다.
411 CPU 는 시간의 흐름에 따라 메모리 시스템에 일련의 스토어 오퍼레이션들을
412 하나씩 요청해 집어넣습니다. 쓰기 배리어 앞의 모든 스토어 오퍼레이션들은
413 쓰기 배리어 뒤의 모든 스토어 오퍼레이션들보다 _앞서_ 수행될 겁니다.
415 [!] 쓰기 배리어들은 읽기 또는 데이터 의존성 배리어와 함께 짝을 맞춰
416 사용되어야만 함을 알아두세요; "SMP 배리어 짝맞추기" 서브섹션을 참고하세요.
419 (2) 데이터 의존성 배리어.
421 데이터 의존성 배리어는 읽기 배리어의 보다 완화된 형태입니다. 두개의 로드
422 오퍼레이션이 있고 두번째 것이 첫번째 것의 결과에 의존하고 있을 때(예:
423 두번째 로드가 참조할 주소를 첫번째 로드가 읽는 경우), 두번째 로드가 읽어올
424 데이터는 첫번째 로드에 의해 그 주소가 얻어지기 전에 업데이트 되어 있음을
425 보장하기 위해서 데이터 의존성 배리어가 필요할 수 있습니다.
427 데이터 의존성 배리어는 상호 의존적인 로드 오퍼레이션들 사이의 부분적 순서
428 세우기입니다; 스토어 오퍼레이션들이나 독립적인 로드들, 또는 중복되는
429 로드들에 대해서는 어떤 영향도 끼치지 않습니다.
431 (1) 에서 언급했듯이, 시스템의 CPU 들은 메모리 시스템에 일련의 스토어
432 오퍼레이션들을 던져 넣고 있으며, 거기에 관심이 있는 다른 CPU 는 그
433 오퍼레이션들을 메모리 시스템이 실행한 결과를 인지할 수 있습니다. 이처럼
434 다른 CPU 의 스토어 오퍼레이션의 결과에 관심을 두고 있는 CPU 가 수행 요청한
435 데이터 의존성 배리어는, 배리어 앞의 어떤 로드 오퍼레이션이 다른 CPU 에서
436 던져 넣은 스토어 오퍼레이션과 같은 영역을 향했다면, 그런 스토어
437 오퍼레이션들이 만들어내는 결과가 데이터 의존성 배리어 뒤의 로드
438 오퍼레이션들에게는 보일 것을 보장합니다.
440 이 순서 세우기 제약에 대한 그림을 보기 위해선 "메모리 배리어 시퀀스의 예"
441 서브섹션을 참고하시기 바랍니다.
443 [!] 첫번째 로드는 반드시 _데이터_ 의존성을 가져야지 컨트롤 의존성을 가져야
444 하는게 아님을 알아두십시오. 만약 두번째 로드를 위한 주소가 첫번째 로드에
445 의존적이지만 그 의존성은 조건적이지 그 주소 자체를 가져오는게 아니라면,
446 그것은 _컨트롤_ 의존성이고, 이 경우에는 읽기 배리어나 그보다 강력한
447 무언가가 필요합니다. 더 자세한 내용을 위해서는 "컨트롤 의존성" 서브섹션을
448 참고하시기 바랍니다.
450 [!] 데이터 의존성 배리어는 보통 쓰기 배리어들과 함께 짝을 맞춰 사용되어야
451 합니다; "SMP 배리어 짝맞추기" 서브섹션을 참고하세요.
454 (3) 읽기 (또는 로드) 메모리 배리어.
456 읽기 배리어는 데이터 의존성 배리어 기능의 보장사항에 더해서 배리어보다
457 앞서 명시된 모든 LOAD 오퍼레이션들이 배리어 뒤에 명시되는 모든 LOAD
458 오퍼레이션들보다 먼저 행해진 것으로 시스템의 다른 컴포넌트들에 보여질 것을
459 보장합니다.
461 읽기 배리어는 로드 오퍼레이션에 행해지는 부분적 순서 세우기입니다; 스토어
462 오퍼레이션에 대해서는 어떤 영향도 끼치지 않습니다.
464 읽기 메모리 배리어는 데이터 의존성 배리어를 내장하므로 데이터 의존성
465 배리어를 대신할 수 있습니다.
467 [!] 읽기 배리어는 일반적으로 쓰기 배리어들과 함께 짝을 맞춰 사용되어야
468 합니다; "SMP 배리어 짝맞추기" 서브섹션을 참고하세요.
471 (4) 범용 메모리 배리어.
473 범용(general) 메모리 배리어는 배리어보다 앞서 명시된 모든 LOAD 와 STORE
474 오퍼레이션들이 배리어 뒤에 명시된 모든 LOAD 와 STORE 오퍼레이션들보다
475 먼저 수행된 것으로 시스템의 나머지 컴포넌트들에 보이게 됨을 보장합니다.
477 범용 메모리 배리어는 로드와 스토어 모두에 대한 부분적 순서 세우기입니다.
479 범용 메모리 배리어는 읽기 메모리 배리어, 쓰기 메모리 배리어 모두를
480 내장하므로, 두 배리어를 모두 대신할 수 있습니다.
483 그리고 두개의 명시적이지 않은 타입이 있습니다:
485 (5) ACQUIRE 오퍼레이션.
487 이 타입의 오퍼레이션은 단방향의 투과성 배리어처럼 동작합니다. ACQUIRE
488 오퍼레이션 뒤의 모든 메모리 오퍼레이션들이 ACQUIRE 오퍼레이션 후에
489 일어난 것으로 시스템의 나머지 컴포넌트들에 보이게 될 것이 보장됩니다.
490 LOCK 오퍼레이션과 smp_load_acquire(), smp_cond_acquire() 오퍼레이션도
491 ACQUIRE 오퍼레이션에 포함됩니다. smp_cond_acquire() 오퍼레이션은 컨트롤
492 의존성과 smp_rmb() 를 사용해서 ACQUIRE 의 의미적 요구사항(semantic)을
493 충족시킵니다.
495 ACQUIRE 오퍼레이션 앞의 메모리 오퍼레이션들은 ACQUIRE 오퍼레이션 완료 후에
496 수행된 것처럼 보일 수 있습니다.
498 ACQUIRE 오퍼레이션은 거의 항상 RELEASE 오퍼레이션과 짝을 지어 사용되어야
499 합니다.
502 (6) RELEASE 오퍼레이션.
504 이 타입의 오퍼레이션들도 단방향 투과성 배리어처럼 동작합니다. RELEASE
505 오퍼레이션 앞의 모든 메모리 오퍼레이션들은 RELEASE 오퍼레이션 전에 완료된
506 것으로 시스템의 다른 컴포넌트들에 보여질 것이 보장됩니다. UNLOCK 류의
507 오퍼레이션들과 smp_store_release() 오퍼레이션도 RELEASE 오퍼레이션의
508 일종입니다.
510 RELEASE 오퍼레이션 뒤의 메모리 오퍼레이션들은 RELEASE 오퍼레이션이
511 완료되기 전에 행해진 것처럼 보일 수 있습니다.
513 ACQUIRE 와 RELEASE 오퍼레이션의 사용은 일반적으로 다른 메모리 배리어의
514 필요성을 없앱니다 (하지만 "MMIO 쓰기 배리어" 서브섹션에서 설명되는 예외를
515 알아두세요). 또한, RELEASE+ACQUIRE 조합은 범용 메모리 배리어처럼 동작할
516 것을 보장하지 -않습니다-. 하지만, 어떤 변수에 대한 RELEASE 오퍼레이션을
517 앞서는 메모리 액세스들의 수행 결과는 이 RELEASE 오퍼레이션을 뒤이어 같은
518 변수에 대해 수행된 ACQUIRE 오퍼레이션을 뒤따르는 메모리 액세스에는 보여질
519 것이 보장됩니다. 다르게 말하자면, 주어진 변수의 크리티컬 섹션에서는, 해당
520 변수에 대한 앞의 크리티컬 섹션에서의 모든 액세스들이 완료되었을 것을
521 보장합니다.
523 즉, ACQUIRE 는 최소한의 "취득" 동작처럼, 그리고 RELEASE 는 최소한의 "공개"
524 처럼 동작한다는 의미입니다.
526 atomic_ops.txt 에서 설명되는 어토믹 오퍼레이션들 중에는 완전히 순서잡힌 것들과
527 (배리어를 사용하지 않는) 완화된 순서의 것들 외에 ACQUIRE 와 RELEASE 부류의
528 것들도 존재합니다. 로드와 스토어를 모두 수행하는 조합된 어토믹 오퍼레이션에서,
529 ACQUIRE 는 해당 오퍼레이션의 로드 부분에만 적용되고 RELEASE 는 해당
530 오퍼레이션의 스토어 부분에만 적용됩니다.
532 메모리 배리어들은 두 CPU 간, 또는 CPU 와 디바이스 간에 상호작용의 가능성이 있을
533 때에만 필요합니다. 만약 어떤 코드에 그런 상호작용이 없을 것이 보장된다면, 해당
534 코드에서는 메모리 배리어를 사용할 필요가 없습니다.
537 이것들은 _최소한의_ 보장사항들임을 알아두세요. 다른 아키텍쳐에서는 더 강력한
538 보장사항을 제공할 수도 있습니다만, 그런 보장사항은 아키텍쳐 종속적 코드 이외의
539 부분에서는 신뢰되지 _않을_ 겁니다.
542 메모리 배리어에 대해 가정해선 안될 것
543 -------------------------------------
545 리눅스 커널 메모리 배리어들이 보장하지 않는 것들이 있습니다:
547 (*) 메모리 배리어 앞에서 명시된 어떤 메모리 액세스도 메모리 배리어 명령의 수행
548 완료 시점까지 _완료_ 될 것이란 보장은 없습니다; 배리어가 하는 일은 CPU 의
549 액세스 큐에 특정 타입의 액세스들은 넘을 수 없는 선을 긋는 것으로 생각될 수
550 있습니다.
552 (*) 한 CPU 에서 메모리 배리어를 수행하는게 시스템의 다른 CPU 나 하드웨어에
553 어떤 직접적인 영향을 끼친다는 보장은 존재하지 않습니다. 배리어 수행이
554 만드는 간접적 영향은 두번째 CPU 가 첫번째 CPU 의 액세스들의 결과를
555 바라보는 순서가 됩니다만, 다음 항목을 보세요:
557 (*) 첫번째 CPU 가 두번째 CPU 의 메모리 액세스들의 결과를 바라볼 때, _설령_
558 두번째 CPU 가 메모리 배리어를 사용한다 해도, 첫번째 CPU _또한_ 그에 맞는
559 메모리 배리어를 사용하지 않는다면 ("SMP 배리어 짝맞추기" 서브섹션을
560 참고하세요) 그 결과가 올바른 순서로 보여진다는 보장은 없습니다.
562 (*) CPU 바깥의 하드웨어[*] 가 메모리 액세스들의 순서를 바꾸지 않는다는 보장은
563 존재하지 않습니다. CPU 캐시 일관성 메커니즘은 메모리 배리어의 간접적
564 영향을 CPU 사이에 전파하긴 하지만, 순서대로 전파하지는 않을 수 있습니다.
566 [*] 버스 마스터링 DMA 와 일관성에 대해서는 다음을 참고하시기 바랍니다:
568 Documentation/PCI/pci.txt
569 Documentation/DMA-API-HOWTO.txt
570 Documentation/DMA-API.txt
573 데이터 의존성 배리어
574 --------------------
576 데이터 의존성 배리어의 사용에 있어 지켜야 하는 사항들은 약간 미묘하고, 데이터
577 의존성 배리어가 사용되어야 하는 상황도 항상 명백하지는 않습니다. 설명을 위해
578 다음의 이벤트 시퀀스를 생각해 봅시다:
580 CPU 1 CPU 2
581 =============== ===============
582 { A == 1, B == 2, C == 3, P == &A, Q == &C }
583 B = 4;
584 <쓰기 배리어>
585 WRITE_ONCE(P, &B)
586 Q = READ_ONCE(P);
587 D = *Q;
589 여기엔 분명한 데이터 의존성이 존재하므로, 이 시퀀스가 끝났을 때 Q 는 &A 또는 &B
590 일 것이고, 따라서:
592 (Q == &A) 는 (D == 1) 를,
593 (Q == &B) 는 (D == 4) 를 의미합니다.
595 하지만! CPU 2 는 B 의 업데이트를 인식하기 전에 P 의 업데이트를 인식할 수 있고,
596 따라서 다음의 결과가 가능합니다:
598 (Q == &B) and (D == 2) ????
600 이런 결과는 일관성이나 인과 관계 유지가 실패한 것처럼 보일 수도 있겠지만,
601 그렇지 않습니다, 그리고 이 현상은 (DEC Alpha 와 같은) 여러 CPU 에서 실제로
602 발견될 수 있습니다.
604 이 문제 상황을 제대로 해결하기 위해, 데이터 의존성 배리어나 그보다 강화된
605 무언가가 주소를 읽어올 때와 데이터를 읽어올 때 사이에 추가되어야만 합니다:
607 CPU 1 CPU 2
608 =============== ===============
609 { A == 1, B == 2, C == 3, P == &A, Q == &C }
610 B = 4;
611 <쓰기 배리어>
612 WRITE_ONCE(P, &B);
613 Q = READ_ONCE(P);
614 <데이터 의존성 배리어>
615 D = *Q;
617 이 변경은 앞의 처음 두가지 결과 중 하나만이 발생할 수 있고, 세번째의 결과는
618 발생할 수 없도록 합니다.
620 데이터 의존성 배리어는 의존적 쓰기에 대해서도 순서를 잡아줍니다:
622 CPU 1 CPU 2
623 =============== ===============
624 { A == 1, B == 2, C = 3, P == &A, Q == &C }
625 B = 4;
626 <쓰기 배리어>
627 WRITE_ONCE(P, &B);
628 Q = READ_ONCE(P);
629 <데이터 의존성 배리어>
630 *Q = 5;
632 이 데이터 의존성 배리어는 Q 로의 읽기가 *Q 로의 스토어와 순서를 맞추게
633 해줍니다. 이는 다음과 같은 결과를 막습니다:
635 (Q == &B) && (B == 4)
637 이런 패턴은 드물게 사용되어야 함을 알아 두시기 바랍니다. 무엇보다도, 의존성
638 순서 규칙의 의도는 쓰기 작업을 -예방- 해서 그로 인해 발생하는 비싼 캐시 미스도
639 없애려는 것입니다. 이 패턴은 드물게 발생하는 에러 조건 같은것들을 기록하는데
640 사용될 수 있고, 이렇게 배리어를 사용해 순서를 지키게 함으로써 그런 기록이
641 사라지는 것을 막습니다.
644 [!] 상당히 비직관적인 이 상황은 분리된 캐시를 가진 기계, 예를 들어 한 캐시
645 뱅크가 짝수번 캐시 라인을 처리하고 다른 뱅크는 홀수번 캐시 라인을 처리하는 기계
646 등에서 가장 잘 발생합니다. 포인터 P 는 홀수 번호의 캐시 라인에 있고, 변수 B 는
647 짝수 번호 캐시 라인에 있다고 생각해 봅시다. 그런 상태에서 읽기 작업을 하는 CPU
648 의 짝수번 뱅크는 할 일이 쌓여 매우 바쁘지만 홀수번 뱅크는 할 일이 없어 아무
649 일도 하지 않고 있었다면, 포인터 P 는 새 값 (&B) 을, 그리고 변수 B 는 옛날 값
650 (2) 을 가지고 있는 상태가 보여질 수도 있습니다.
653 데이터 의존성 배리어는 매우 중요한데, 예를 들어 RCU 시스템에서 그렇습니다.
654 include/linux/rcupdate.h 의 rcu_assign_pointer() 와 rcu_dereference() 를
655 참고하세요. 여기서 데이터 의존성 배리어는 RCU 로 관리되는 포인터의 타겟을 현재
656 타겟에서 수정된 새로운 타겟으로 바꾸는 작업에서 새로 수정된 타겟이 초기화가
657 완료되지 않은 채로 보여지는 일이 일어나지 않게 해줍니다.
659 더 많은 예를 위해선 "캐시 일관성" 서브섹션을 참고하세요.
662 컨트롤 의존성
663 -------------
665 로드-로드 컨트롤 의존성은 데이터 의존성 배리어만으로는 정확히 동작할 수가
666 없어서 읽기 메모리 배리어를 필요로 합니다. 아래의 코드를 봅시다:
668 q = READ_ONCE(a);
669 if (q) {
670 <데이터 의존성 배리어> /* BUG: No data dependency!!! */
671 p = READ_ONCE(b);
672 }
674 이 코드는 원하는 대로의 효과를 내지 못할 수 있는데, 이 코드에는 데이터 의존성이
675 아니라 컨트롤 의존성이 존재하기 때문으로, 이런 상황에서 CPU 는 실행 속도를 더
676 빠르게 하기 위해 분기 조건의 결과를 예측하고 코드를 재배치 할 수 있어서 다른
677 CPU 는 b 로부터의 로드 오퍼레이션이 a 로부터의 로드 오퍼레이션보다 먼저 발생한
678 걸로 인식할 수 있습니다. 여기에 정말로 필요했던 건 다음과 같습니다:
680 q = READ_ONCE(a);
681 if (q) {
682 <읽기 배리어>
683 p = READ_ONCE(b);
684 }
686 하지만, 스토어 오퍼레이션은 예측적으로 수행되지 않습니다. 즉, 다음 예에서와
687 같이 로드-스토어 컨트롤 의존성이 존재하는 경우에는 순서가 -지켜진다-는
688 의미입니다.
690 q = READ_ONCE(a);
691 if (q) {
692 WRITE_ONCE(b, p);
693 }
695 컨트롤 의존성은 보통 다른 타입의 배리어들과 짝을 맞춰 사용됩니다. 그렇다곤
696 하나, READ_ONCE() 는 반드시 사용해야 함을 부디 명심하세요! READ_ONCE() 가
697 없다면, 컴파일러가 'a' 로부터의 로드를 'a' 로부터의 또다른 로드와, 'b' 로의
698 스토어를 'b' 로의 또다른 스토어와 조합해 버려 매우 비직관적인 결과를 초래할 수
699 있습니다.
701 이걸로 끝이 아닌게, 컴파일러가 변수 'a' 의 값이 항상 0이 아니라고 증명할 수
702 있다면, 앞의 예에서 "if" 문을 없애서 다음과 같이 최적화 할 수도 있습니다:
704 q = a;
705 b = p; /* BUG: Compiler and CPU can both reorder!!! */
707 그러니 READ_ONCE() 를 반드시 사용하세요.
709 다음과 같이 "if" 문의 양갈래 브랜치에 모두 존재하는 동일한 스토어에 대해 순서를
710 강제하고 싶은 경우가 있을 수 있습니다:
712 q = READ_ONCE(a);
713 if (q) {
714 barrier();
715 WRITE_ONCE(b, p);
716 do_something();
717 } else {
718 barrier();
719 WRITE_ONCE(b, p);
720 do_something_else();
721 }
723 안타깝게도, 현재의 컴파일러들은 높은 최적화 레벨에서는 이걸 다음과 같이
724 바꿔버립니다:
726 q = READ_ONCE(a);
727 barrier();
728 WRITE_ONCE(b, p); /* BUG: No ordering vs. load from a!!! */
729 if (q) {
730 /* WRITE_ONCE(b, p); -- moved up, BUG!!! */
731 do_something();
732 } else {
733 /* WRITE_ONCE(b, p); -- moved up, BUG!!! */
734 do_something_else();
735 }
737 이제 'a' 에서의 로드와 'b' 로의 스토어 사이에는 조건적 관계가 없기 때문에 CPU
738 는 이들의 순서를 바꿀 수 있게 됩니다: 이런 경우에 조건적 관계는 반드시
739 필요한데, 모든 컴파일러 최적화가 이루어지고 난 후의 어셈블리 코드에서도
740 마찬가지입니다. 따라서, 이 예에서 순서를 지키기 위해서는 smp_store_release()
741 와 같은 명시적 메모리 배리어가 필요합니다:
743 q = READ_ONCE(a);
744 if (q) {
745 smp_store_release(&b, p);
746 do_something();
747 } else {
748 smp_store_release(&b, p);
749 do_something_else();
750 }
752 반면에 명시적 메모리 배리어가 없다면, 이런 경우의 순서는 스토어 오퍼레이션들이
753 서로 다를 때에만 보장되는데, 예를 들면 다음과 같은 경우입니다:
755 q = READ_ONCE(a);
756 if (q) {
757 WRITE_ONCE(b, p);
758 do_something();
759 } else {
760 WRITE_ONCE(b, r);
761 do_something_else();
762 }
764 처음의 READ_ONCE() 는 컴파일러가 'a' 의 값을 증명해내는 것을 막기 위해 여전히
765 필요합니다.
767 또한, 로컬 변수 'q' 를 가지고 하는 일에 대해 주의해야 하는데, 그러지 않으면
768 컴파일러는 그 값을 추측하고 또다시 필요한 조건관계를 없애버릴 수 있습니다.
769 예를 들면:
771 q = READ_ONCE(a);
772 if (q % MAX) {
773 WRITE_ONCE(b, p);
774 do_something();
775 } else {
776 WRITE_ONCE(b, r);
777 do_something_else();
778 }
780 만약 MAX 가 1 로 정의된 상수라면, 컴파일러는 (q % MAX) 는 0이란 것을 알아채고,
781 위의 코드를 아래와 같이 바꿔버릴 수 있습니다:
783 q = READ_ONCE(a);
784 WRITE_ONCE(b, p);
785 do_something_else();
787 이렇게 되면, CPU 는 변수 'a' 로부터의 로드와 변수 'b' 로의 스토어 사이의 순서를
788 지켜줄 필요가 없어집니다. barrier() 를 추가해 해결해 보고 싶겠지만, 그건
789 도움이 안됩니다. 조건 관계는 사라졌고, barrier() 는 이를 되돌리지 못합니다.
790 따라서, 이 순서를 지켜야 한다면, MAX 가 1 보다 크다는 것을, 다음과 같은 방법을
791 사용해 분명히 해야 합니다:
793 q = READ_ONCE(a);
794 BUILD_BUG_ON(MAX <= 1); /* Order load from a with store to b. */
795 if (q % MAX) {
796 WRITE_ONCE(b, p);
797 do_something();
798 } else {
799 WRITE_ONCE(b, r);
800 do_something_else();
801 }
803 'b' 로의 스토어들은 여전히 서로 다름을 알아두세요. 만약 그것들이 동일하면,
804 앞에서 이야기했듯, 컴파일러가 그 스토어 오퍼레이션들을 'if' 문 바깥으로
805 끄집어낼 수 있습니다.
807 또한 이진 조건문 평가에 너무 의존하지 않도록 조심해야 합니다. 다음의 예를
808 봅시다:
810 q = READ_ONCE(a);
811 if (q || 1 > 0)
812 WRITE_ONCE(b, 1);
814 첫번째 조건만으로는 브랜치 조건 전체를 거짓으로 만들 수 없고 두번째 조건은 항상
815 참이기 때문에, 컴파일러는 이 예를 다음과 같이 바꿔서 컨트롤 의존성을 없애버릴
816 수 있습니다:
818 q = READ_ONCE(a);
819 WRITE_ONCE(b, 1);
821 이 예는 컴파일러가 코드를 추측으로 수정할 수 없도록 분명히 해야 한다는 점을
822 강조합니다. 조금 더 일반적으로 말해서, READ_ONCE() 는 컴파일러에게 주어진 로드
823 오퍼레이션을 위한 코드를 정말로 만들도록 하지만, 컴파일러가 그렇게 만들어진
824 코드의 수행 결과를 사용하도록 강제하지는 않습니다.
826 또한, 컨트롤 의존성은 if 문의 then 절과 else 절에 대해서만 적용됩니다. 상세히
827 말해서, 컨트롤 의존성은 if 문을 뒤따르는 코드에는 적용되지 않습니다:
829 q = READ_ONCE(a);
830 if (q) {
831 WRITE_ONCE(b, p);
832 } else {
833 WRITE_ONCE(b, r);
834 }
835 WRITE_ONCE(c, 1); /* BUG: No ordering against the read from "a". */
837 컴파일러는 volatile 타입에 대한 액세스를 재배치 할 수 없고 이 조건 하의 "b"
838 로의 쓰기를 재배치 할 수 없기 때문에 여기에 순서 규칙이 존재한다고 주장하고
839 싶을 겁니다. 불행히도 이 경우에, 컴파일러는 다음의 가상의 pseudo-assembly 언어
840 코드처럼 "b" 로의 두개의 쓰기 오퍼레이션을 conditional-move 인스트럭션으로
841 번역할 수 있습니다:
843 ld r1,a
844 ld r2,p
845 ld r3,r
846 cmp r1,$0
847 cmov,ne r4,r2
848 cmov,eq r4,r3
849 st r4,b
850 st $1,c
852 완화된 순서 규칙의 CPU 는 "a" 로부터의 로드와 "c" 로의 스토어 사이에 어떤
853 종류의 의존성도 갖지 않을 겁니다. 이 컨트롤 의존성은 두개의 cmov 인스트럭션과
854 거기에 의존하는 스토어 에게만 적용될 겁니다. 짧게 말하자면, 컨트롤 의존성은
855 주어진 if 문의 then 절과 else 절에게만 (그리고 이 두 절 내에서 호출되는
856 함수들에게까지) 적용되지, 이 if 문을 뒤따르는 코드에는 적용되지 않습니다.
858 마지막으로, 컨트롤 의존성은 이행성 (transitivity) 을 제공하지 -않습니다-. 이건
859 x 와 y 가 둘 다 0 이라는 초기값을 가졌다는 가정 하의 두개의 예제로
860 보이겠습니다:
862 CPU 0 CPU 1
863 ======================= =======================
864 r1 = READ_ONCE(x); r2 = READ_ONCE(y);
865 if (r1 > 0) if (r2 > 0)
866 WRITE_ONCE(y, 1); WRITE_ONCE(x, 1);
868 assert(!(r1 == 1 && r2 == 1));
870 이 두 CPU 예제에서 assert() 의 조건은 항상 참일 것입니다. 그리고, 만약 컨트롤
871 의존성이 이행성을 (실제로는 그러지 않지만) 보장한다면, 다음의 CPU 가 추가되어도
872 아래의 assert() 조건은 참이 될것입니다:
874 CPU 2
875 =====================
876 WRITE_ONCE(x, 2);
878 assert(!(r1 == 2 && r2 == 1 && x == 2)); /* FAILS!!! */
880 하지만 컨트롤 의존성은 이행성을 제공하지 -않기- 때문에, 세개의 CPU 예제가 실행
881 완료된 후에 위의 assert() 의 조건은 거짓으로 평가될 수 있습니다. 세개의 CPU
882 예제가 순서를 지키길 원한다면, CPU 0 와 CPU 1 코드의 로드와 스토어 사이, "if"
883 문 바로 다음에 smp_mb()를 넣어야 합니다. 더 나아가서, 최초의 두 CPU 예제는
884 매우 위험하므로 사용되지 않아야 합니다.
886 이 두개의 예제는 다음 논문:
887 http://www.cl.cam.ac.uk/users/pes20/ppc-supplemental/test6.pdf 와
888 이 사이트: https://www.cl.cam.ac.uk/~pes20/ppcmem/index.html 에 나온 LB 와 WWC
889 리트머스 테스트입니다.
891 요약하자면:
893 (*) 컨트롤 의존성은 앞의 로드들을 뒤의 스토어들에 대해 순서를 맞춰줍니다.
894 하지만, 그 외의 어떤 순서도 보장하지 -않습니다-: 앞의 로드와 뒤의 로드들
895 사이에도, 앞의 스토어와 뒤의 스토어들 사이에도요. 이런 다른 형태의
896 순서가 필요하다면 smp_rmb() 나 smp_wmb()를, 또는, 앞의 스토어들과 뒤의
897 로드들 사이의 순서를 위해서는 smp_mb() 를 사용하세요.
899 (*) "if" 문의 양갈래 브랜치가 같은 변수에의 동일한 스토어로 시작한다면, 그
900 스토어들은 각 스토어 앞에 smp_mb() 를 넣거나 smp_store_release() 를
901 사용해서 스토어를 하는 식으로 순서를 맞춰줘야 합니다. 이 문제를 해결하기
902 위해 "if" 문의 양갈래 브랜치의 시작 지점에 barrier() 를 넣는 것만으로는
903 충분한 해결이 되지 않는데, 이는 앞의 예에서 본것과 같이, 컴파일러의
904 최적화는 barrier() 가 의미하는 바를 지키면서도 컨트롤 의존성을 손상시킬
905 수 있기 때문이라는 점을 부디 알아두시기 바랍니다.
907 (*) 컨트롤 의존성은 앞의 로드와 뒤의 스토어 사이에 최소 하나의, 실행
908 시점에서의 조건관계를 필요로 하며, 이 조건관계는 앞의 로드와 관계되어야
909 합니다. 만약 컴파일러가 조건 관계를 최적화로 없앨수 있다면, 순서도
910 최적화로 없애버렸을 겁니다. READ_ONCE() 와 WRITE_ONCE() 의 주의 깊은
911 사용은 주어진 조건 관계를 유지하는데 도움이 될 수 있습니다.
913 (*) 컨트롤 의존성을 위해선 컴파일러가 조건관계를 없애버리는 것을 막아야
914 합니다. 주의 깊은 READ_ONCE() 나 atomic{,64}_read() 의 사용이 컨트롤
915 의존성이 사라지지 않게 하는데 도움을 줄 수 있습니다. 더 많은 정보를
916 위해선 "컴파일러 배리어" 섹션을 참고하시기 바랍니다.
918 (*) 컨트롤 의존성은 컨트롤 의존성을 갖는 if 문의 then 절과 else 절과 이 두 절
919 내에서 호출되는 함수들에만 적용됩니다. 컨트롤 의존성은 컨트롤 의존성을
920 갖는 if 문을 뒤따르는 코드에는 적용되지 -않습니다-.
922 (*) 컨트롤 의존성은 보통 다른 타입의 배리어들과 짝을 맞춰 사용됩니다.
924 (*) 컨트롤 의존성은 이행성을 제공하지 -않습니다-. 이행성이 필요하다면,
925 smp_mb() 를 사용하세요.
928 SMP 배리어 짝맞추기
929 --------------------
931 CPU 간 상호작용을 다룰 때에 일부 타입의 메모리 배리어는 항상 짝을 맞춰
932 사용되어야 합니다. 적절하게 짝을 맞추지 않은 코드는 사실상 에러에 가깝습니다.
934 범용 배리어들은 범용 배리어끼리도 짝을 맞추지만 이행성이 없는 대부분의 다른
935 타입의 배리어들과도 짝을 맞춥니다. ACQUIRE 배리어는 RELEASE 배리어와 짝을
936 맞춥니다만, 둘 다 범용 배리어를 포함해 다른 배리어들과도 짝을 맞출 수 있습니다.
937 쓰기 배리어는 데이터 의존성 배리어나 컨트롤 의존성, ACQUIRE 배리어, RELEASE
938 배리어, 읽기 배리어, 또는 범용 배리어와 짝을 맞춥니다. 비슷하게 읽기 배리어나
939 컨트롤 의존성, 또는 데이터 의존성 배리어는 쓰기 배리어나 ACQUIRE 배리어,
940 RELEASE 배리어, 또는 범용 배리어와 짝을 맞추는데, 다음과 같습니다:
942 CPU 1 CPU 2
943 =============== ===============
944 WRITE_ONCE(a, 1);
945 <쓰기 배리어>
946 WRITE_ONCE(b, 2); x = READ_ONCE(b);
947 <읽기 배리어>
948 y = READ_ONCE(a);
950 또는:
952 CPU 1 CPU 2
953 =============== ===============================
954 a = 1;
955 <쓰기 배리어>
956 WRITE_ONCE(b, &a); x = READ_ONCE(b);
957 <데이터 의존성 배리어>
958 y = *x;
960 또는:
962 CPU 1 CPU 2
963 =============== ===============================
964 r1 = READ_ONCE(y);
965 <범용 배리어>
966 WRITE_ONCE(y, 1); if (r2 = READ_ONCE(x)) {
967 <묵시적 컨트롤 의존성>
968 WRITE_ONCE(y, 1);
969 }
971 assert(r1 == 0 || r2 == 0);
973 기본적으로, 여기서의 읽기 배리어는 "더 완화된" 타입일 순 있어도 항상 존재해야
974 합니다.
976 [!] 쓰기 배리어 앞의 스토어 오퍼레이션은 일반적으로 읽기 배리어나 데이터
977 의존성 배리어 뒤의 로드 오퍼레이션과 매치될 것이고, 반대도 마찬가지입니다:
979 CPU 1 CPU 2
980 =================== ===================
981 WRITE_ONCE(a, 1); }---- --->{ v = READ_ONCE(c);
982 WRITE_ONCE(b, 2); } \ / { w = READ_ONCE(d);
983 <쓰기 배리어> \ <읽기 배리어>
984 WRITE_ONCE(c, 3); } / \ { x = READ_ONCE(a);
985 WRITE_ONCE(d, 4); }---- --->{ y = READ_ONCE(b);
988 메모리 배리어 시퀀스의 예
989 -------------------------
991 첫째, 쓰기 배리어는 스토어 오퍼레이션들의 부분적 순서 세우기로 동작합니다.
992 아래의 이벤트 시퀀스를 보세요:
994 CPU 1
995 =======================
996 STORE A = 1
997 STORE B = 2
998 STORE C = 3
999 <쓰기 배리어>
1000 STORE D = 4
1001 STORE E = 5
1003 이 이벤트 시퀀스는 메모리 일관성 시스템에 원소끼리의 순서가 존재하지 않는 집합
1004 { STORE A, STORE B, STORE C } 가 역시 원소끼리의 순서가 존재하지 않는 집합
1005 { STORE D, STORE E } 보다 먼저 일어난 것으로 시스템의 나머지 요소들에 보이도록
1006 전달됩니다:
1008 +-------+ : :
1009 | | +------+
1010 | |------>| C=3 | } /\
1011 | | : +------+ }----- \ -----> 시스템의 나머지 요소에
1012 | | : | A=1 | } \/ 보여질 수 있는 이벤트들
1013 | | : +------+ }
1014 | CPU 1 | : | B=2 | }
1015 | | +------+ }
1016 | | wwwwwwwwwwwwwwww } <--- 여기서 쓰기 배리어는 배리어 앞의
1017 | | +------+ } 모든 스토어가 배리어 뒤의 스토어
1018 | | : | E=5 | } 전에 메모리 시스템에 전달되도록
1019 | | : +------+ } 합니다
1020 | |------>| D=4 | }
1021 | | +------+
1022 +-------+ : :
1023 |
1024 | CPU 1 에 의해 메모리 시스템에 전달되는
1025 | 일련의 스토어 오퍼레이션들
1026 V
1029 둘째, 데이터 의존성 배리어는 데이터 의존적 로드 오퍼레이션들의 부분적 순서
1030 세우기로 동작합니다. 다음 일련의 이벤트들을 보세요:
1032 CPU 1 CPU 2
1033 ======================= =======================
1034 { B = 7; X = 9; Y = 8; C = &Y }
1035 STORE A = 1
1036 STORE B = 2
1037 <쓰기 배리어>
1038 STORE C = &B LOAD X
1039 STORE D = 4 LOAD C (gets &B)
1040 LOAD *C (reads B)
1042 여기에 별다른 개입이 없다면, CPU 1 의 쓰기 배리어에도 불구하고 CPU 2 는 CPU 1
1043 의 이벤트들을 완전히 무작위적 순서로 인지하게 됩니다:
1045 +-------+ : : : :
1046 | | +------+ +-------+ | CPU 2 에 인지되는
1047 | |------>| B=2 |----- --->| Y->8 | | 업데이트 이벤트
1048 | | : +------+ \ +-------+ | 시퀀스
1049 | CPU 1 | : | A=1 | \ --->| C->&Y | V
1050 | | +------+ | +-------+
1051 | | wwwwwwwwwwwwwwww | : :
1052 | | +------+ | : :
1053 | | : | C=&B |--- | : : +-------+
1054 | | : +------+ \ | +-------+ | |
1055 | |------>| D=4 | ----------->| C->&B |------>| |
1056 | | +------+ | +-------+ | |
1057 +-------+ : : | : : | |
1058 | : : | |
1059 | : : | CPU 2 |
1060 | +-------+ | |
1061 분명히 잘못된 ---> | | B->7 |------>| |
1062 B 의 값 인지 (!) | +-------+ | |
1063 | : : | |
1064 | +-------+ | |
1065 X 의 로드가 B 의 ---> \ | X->9 |------>| |
1066 일관성 유지를 \ +-------+ | |
1067 지연시킴 ----->| B->2 | +-------+
1068 +-------+
1069 : :
1072 앞의 예에서, CPU 2 는 (B 의 값이 될) *C 의 값 읽기가 C 의 LOAD 뒤에 이어짐에도
1073 B 가 7 이라는 결과를 얻습니다.
1075 하지만, 만약 데이터 의존성 배리어가 C 의 로드와 *C (즉, B) 의 로드 사이에
1076 있었다면:
1078 CPU 1 CPU 2
1079 ======================= =======================
1080 { B = 7; X = 9; Y = 8; C = &Y }
1081 STORE A = 1
1082 STORE B = 2
1083 <쓰기 배리어>
1084 STORE C = &B LOAD X
1085 STORE D = 4 LOAD C (gets &B)
1086 <데이터 의존성 배리어>
1087 LOAD *C (reads B)
1089 다음과 같이 됩니다:
1091 +-------+ : : : :
1092 | | +------+ +-------+
1093 | |------>| B=2 |----- --->| Y->8 |
1094 | | : +------+ \ +-------+
1095 | CPU 1 | : | A=1 | \ --->| C->&Y |
1096 | | +------+ | +-------+
1097 | | wwwwwwwwwwwwwwww | : :
1098 | | +------+ | : :
1099 | | : | C=&B |--- | : : +-------+
1100 | | : +------+ \ | +-------+ | |
1101 | |------>| D=4 | ----------->| C->&B |------>| |
1102 | | +------+ | +-------+ | |
1103 +-------+ : : | : : | |
1104 | : : | |
1105 | : : | CPU 2 |
1106 | +-------+ | |
1107 | | X->9 |------>| |
1108 | +-------+ | |
1109 C 로의 스토어 앞의 ---> \ ddddddddddddddddd | |
1110 모든 이벤트 결과가 \ +-------+ | |
1111 뒤의 로드에게 ----->| B->2 |------>| |
1112 보이게 강제한다 +-------+ | |
1113 : : +-------+
1116 셋째, 읽기 배리어는 로드 오퍼레이션들에의 부분적 순서 세우기로 동작합니다.
1117 아래의 일련의 이벤트를 봅시다:
1119 CPU 1 CPU 2
1120 ======================= =======================
1121 { A = 0, B = 9 }
1122 STORE A=1
1123 <쓰기 배리어>
1124 STORE B=2
1125 LOAD B
1126 LOAD A
1128 CPU 1 은 쓰기 배리어를 쳤지만, 별다른 개입이 없다면 CPU 2 는 CPU 1 에서 행해진
1129 이벤트의 결과를 무작위적 순서로 인지하게 됩니다.
1131 +-------+ : : : :
1132 | | +------+ +-------+
1133 | |------>| A=1 |------ --->| A->0 |
1134 | | +------+ \ +-------+
1135 | CPU 1 | wwwwwwwwwwwwwwww \ --->| B->9 |
1136 | | +------+ | +-------+
1137 | |------>| B=2 |--- | : :
1138 | | +------+ \ | : : +-------+
1139 +-------+ : : \ | +-------+ | |
1140 ---------->| B->2 |------>| |
1141 | +-------+ | CPU 2 |
1142 | | A->0 |------>| |
1143 | +-------+ | |
1144 | : : +-------+
1145 \ : :
1146 \ +-------+
1147 ---->| A->1 |
1148 +-------+
1149 : :
1152 하지만, 만약 읽기 배리어가 B 의 로드와 A 의 로드 사이에 존재한다면:
1154 CPU 1 CPU 2
1155 ======================= =======================
1156 { A = 0, B = 9 }
1157 STORE A=1
1158 <쓰기 배리어>
1159 STORE B=2
1160 LOAD B
1161 <읽기 배리어>
1162 LOAD A
1164 CPU 1 에 의해 만들어진 부분적 순서가 CPU 2 에도 그대로 인지됩니다:
1166 +-------+ : : : :
1167 | | +------+ +-------+
1168 | |------>| A=1 |------ --->| A->0 |
1169 | | +------+ \ +-------+
1170 | CPU 1 | wwwwwwwwwwwwwwww \ --->| B->9 |
1171 | | +------+ | +-------+
1172 | |------>| B=2 |--- | : :
1173 | | +------+ \ | : : +-------+
1174 +-------+ : : \ | +-------+ | |
1175 ---------->| B->2 |------>| |
1176 | +-------+ | CPU 2 |
1177 | : : | |
1178 | : : | |
1179 여기서 읽기 배리어는 ----> \ rrrrrrrrrrrrrrrrr | |
1180 B 로의 스토어 전의 \ +-------+ | |
1181 모든 결과를 CPU 2 에 ---->| A->1 |------>| |
1182 보이도록 한다 +-------+ | |
1183 : : +-------+
1186 더 완벽한 설명을 위해, A 의 로드가 읽기 배리어 앞과 뒤에 있으면 어떻게 될지
1187 생각해 봅시다:
1189 CPU 1 CPU 2
1190 ======================= =======================
1191 { A = 0, B = 9 }
1192 STORE A=1
1193 <쓰기 배리어>
1194 STORE B=2
1195 LOAD B
1196 LOAD A [first load of A]
1197 <읽기 배리어>
1198 LOAD A [second load of A]
1200 A 의 로드 두개가 모두 B 의 로드 뒤에 있지만, 서로 다른 값을 얻어올 수
1201 있습니다:
1203 +-------+ : : : :
1204 | | +------+ +-------+
1205 | |------>| A=1 |------ --->| A->0 |
1206 | | +------+ \ +-------+
1207 | CPU 1 | wwwwwwwwwwwwwwww \ --->| B->9 |
1208 | | +------+ | +-------+
1209 | |------>| B=2 |--- | : :
1210 | | +------+ \ | : : +-------+
1211 +-------+ : : \ | +-------+ | |
1212 ---------->| B->2 |------>| |
1213 | +-------+ | CPU 2 |
1214 | : : | |
1215 | : : | |
1216 | +-------+ | |
1217 | | A->0 |------>| 1st |
1218 | +-------+ | |
1219 여기서 읽기 배리어는 ----> \ rrrrrrrrrrrrrrrrr | |
1220 B 로의 스토어 전의 \ +-------+ | |
1221 모든 결과를 CPU 2 에 ---->| A->1 |------>| 2nd |
1222 보이도록 한다 +-------+ | |
1223 : : +-------+
1226 하지만 CPU 1 에서의 A 업데이트는 읽기 배리어가 완료되기 전에도 보일 수도
1227 있긴 합니다:
1229 +-------+ : : : :
1230 | | +------+ +-------+
1231 | |------>| A=1 |------ --->| A->0 |
1232 | | +------+ \ +-------+
1233 | CPU 1 | wwwwwwwwwwwwwwww \ --->| B->9 |
1234 | | +------+ | +-------+
1235 | |------>| B=2 |--- | : :
1236 | | +------+ \ | : : +-------+
1237 +-------+ : : \ | +-------+ | |
1238 ---------->| B->2 |------>| |
1239 | +-------+ | CPU 2 |
1240 | : : | |
1241 \ : : | |
1242 \ +-------+ | |
1243 ---->| A->1 |------>| 1st |
1244 +-------+ | |
1245 rrrrrrrrrrrrrrrrr | |
1246 +-------+ | |
1247 | A->1 |------>| 2nd |
1248 +-------+ | |
1249 : : +-------+
1252 여기서 보장되는 건, 만약 B 의 로드가 B == 2 라는 결과를 봤다면, A 에의 두번째
1253 로드는 항상 A == 1 을 보게 될 것이라는 겁니다. A 에의 첫번째 로드에는 그런
1254 보장이 없습니다; A == 0 이거나 A == 1 이거나 둘 중 하나의 결과를 보게 될겁니다.
1257 읽기 메모리 배리어 VS 로드 예측
1258 -------------------------------
1260 많은 CPU들이 로드를 예측적으로 (speculatively) 합니다: 어떤 데이터를 메모리에서
1261 로드해야 하게 될지 예측을 했다면, 해당 데이터를 로드하는 인스트럭션을 실제로는
1262 아직 만나지 않았더라도 다른 로드 작업이 없어 버스 (bus) 가 아무 일도 하고 있지
1263 않다면, 그 데이터를 로드합니다. 이후에 실제 로드 인스트럭션이 실행되면 CPU 가
1264 이미 그 값을 가지고 있기 때문에 그 로드 인스트럭션은 즉시 완료됩니다.
1266 해당 CPU 는 실제로는 그 값이 필요치 않았다는 사실이 나중에 드러날 수도 있는데 -
1267 해당 로드 인스트럭션이 브랜치로 우회되거나 했을 수 있겠죠 - , 그렇게 되면 앞서
1268 읽어둔 값을 버리거나 나중의 사용을 위해 캐시에 넣어둘 수 있습니다.
1270 다음을 생각해 봅시다:
1272 CPU 1 CPU 2
1273 ======================= =======================
1274 LOAD B
1275 DIVIDE } 나누기 명령은 일반적으로
1276 DIVIDE } 긴 시간을 필요로 합니다
1277 LOAD A
1279 는 이렇게 될 수 있습니다:
1281 : : +-------+
1282 +-------+ | |
1283 --->| B->2 |------>| |
1284 +-------+ | CPU 2 |
1285 : :DIVIDE | |
1286 +-------+ | |
1287 나누기 하느라 바쁜 ---> --->| A->0 |~~~~ | |
1288 CPU 는 A 의 LOAD 를 +-------+ ~ | |
1289 예측해서 수행한다 : : ~ | |
1290 : :DIVIDE | |
1291 : : ~ | |
1292 나누기가 끝나면 ---> ---> : : ~-->| |
1293 CPU 는 해당 LOAD 를 : : | |
1294 즉각 완료한다 : : +-------+
1297 읽기 배리어나 데이터 의존성 배리어를 두번째 로드 직전에 놓는다면:
1299 CPU 1 CPU 2
1300 ======================= =======================
1301 LOAD B
1302 DIVIDE
1303 DIVIDE
1304 <읽기 배리어>
1305 LOAD A
1307 예측으로 얻어진 값은 사용된 배리어의 타입에 따라서 해당 값이 옳은지 검토되게
1308 됩니다. 만약 해당 메모리 영역에 변화가 없었다면, 예측으로 얻어두었던 값이
1309 사용됩니다:
1311 : : +-------+
1312 +-------+ | |
1313 --->| B->2 |------>| |
1314 +-------+ | CPU 2 |
1315 : :DIVIDE | |
1316 +-------+ | |
1317 나누기 하느라 바쁜 ---> --->| A->0 |~~~~ | |
1318 CPU 는 A 의 LOAD 를 +-------+ ~ | |
1319 예측한다 : : ~ | |
1320 : :DIVIDE | |
1321 : : ~ | |
1322 : : ~ | |
1323 rrrrrrrrrrrrrrrr~ | |
1324 : : ~ | |
1325 : : ~-->| |
1326 : : | |
1327 : : +-------+
1330 하지만 다른 CPU 에서 업데이트나 무효화가 있었다면, 그 예측은 무효화되고 그 값은
1331 다시 읽혀집니다:
1333 : : +-------+
1334 +-------+ | |
1335 --->| B->2 |------>| |
1336 +-------+ | CPU 2 |
1337 : :DIVIDE | |
1338 +-------+ | |
1339 나누기 하느라 바쁜 ---> --->| A->0 |~~~~ | |
1340 CPU 는 A 의 LOAD 를 +-------+ ~ | |
1341 예측한다 : : ~ | |
1342 : :DIVIDE | |
1343 : : ~ | |
1344 : : ~ | |
1345 rrrrrrrrrrrrrrrrr | |
1346 +-------+ | |
1347 예측성 동작은 무효화 되고 ---> --->| A->1 |------>| |
1348 업데이트된 값이 다시 읽혀진다 +-------+ | |
1349 : : +-------+
1352 이행성
1353 ------
1355 이행성(transitivity)은 실제의 컴퓨터 시스템에서 항상 제공되지는 않는, 순서
1356 맞추기에 대한 상당히 직관적인 개념입니다. 다음의 예가 이행성을 보여줍니다:
1358 CPU 1 CPU 2 CPU 3
1359 ======================= ======================= =======================
1360 { X = 0, Y = 0 }
1361 STORE X=1 LOAD X STORE Y=1
1362 <범용 배리어> <범용 배리어>
1363 LOAD Y LOAD X
1365 CPU 2 의 X 로드가 1을 리턴했고 Y 로드가 0을 리턴했다고 해봅시다. 이는 CPU 2 의
1366 X 로드가 CPU 1 의 X 스토어 뒤에 이루어졌고 CPU 2 의 Y 로드는 CPU 3 의 Y 스토어
1367 전에 이루어졌음을 의미합니다. 그럼 "CPU 3 의 X 로드는 0을 리턴할 수 있나요?"
1369 CPU 2 의 X 로드는 CPU 1 의 스토어 후에 이루어졌으니, CPU 3 의 X 로드는 1을
1370 리턴하는게 자연스럽습니다. 이런 생각이 이행성의 한 예입니다: CPU A 에서 실행된
1371 로드가 CPU B 에서의 같은 변수에 대한 로드를 뒤따른다면, CPU A 의 로드는 CPU B
1372 의 로드가 내놓은 값과 같거나 그 후의 값을 내놓아야 합니다.
1374 리눅스 커널에서 범용 배리어의 사용은 이행성을 보장합니다. 따라서, 앞의 예에서
1375 CPU 2 의 X 로드가 1을, Y 로드는 0을 리턴했다면, CPU 3 의 X 로드는 반드시 1을
1376 리턴합니다.
1378 하지만, 읽기나 쓰기 배리어에 대해서는 이행성이 보장되지 -않습니다-. 예를 들어,
1379 앞의 예에서 CPU 2 의 범용 배리어가 아래처럼 읽기 배리어로 바뀐 경우를 생각해
1380 봅시다:
1382 CPU 1 CPU 2 CPU 3
1383 ======================= ======================= =======================
1384 { X = 0, Y = 0 }
1385 STORE X=1 LOAD X STORE Y=1
1386 <읽기 배리어> <범용 배리어>
1387 LOAD Y LOAD X
1389 이 코드는 이행성을 갖지 않습니다: 이 예에서는, CPU 2 의 X 로드가 1을
1390 리턴하고, Y 로드는 0을 리턴하지만 CPU 3 의 X 로드가 0을 리턴하는 것도 완전히
1391 합법적입니다.
1393 CPU 2 의 읽기 배리어가 자신의 읽기는 순서를 맞춰줘도, CPU 1 의 스토어와의
1394 순서를 맞춰준다고는 보장할 수 없다는게 핵심입니다. 따라서, CPU 1 과 CPU 2 가
1395 버퍼나 캐시를 공유하는 시스템에서 이 예제 코드가 실행된다면, CPU 2 는 CPU 1 이
1396 쓴 값에 좀 빨리 접근할 수 있을 것입니다. 따라서 CPU 1 과 CPU 2 의 접근으로
1397 조합된 순서를 모든 CPU 가 동의할 수 있도록 하기 위해 범용 배리어가 필요합니다.
1399 범용 배리어는 "글로벌 이행성"을 제공해서, 모든 CPU 들이 오퍼레이션들의 순서에
1400 동의하게 할 것입니다. 반면, release-acquire 조합은 "로컬 이행성" 만을
1401 제공해서, 해당 조합이 사용된 CPU 들만이 해당 액세스들의 조합된 순서에 동의함이
1402 보장됩니다. 예를 들어, 존경스런 Herman Hollerith 의 C 코드로 보면:
1404 int u, v, x, y, z;
1406 void cpu0(void)
1407 {
1408 r0 = smp_load_acquire(&x);
1409 WRITE_ONCE(u, 1);
1410 smp_store_release(&y, 1);
1411 }
1413 void cpu1(void)
1414 {
1415 r1 = smp_load_acquire(&y);
1416 r4 = READ_ONCE(v);
1417 r5 = READ_ONCE(u);
1418 smp_store_release(&z, 1);
1419 }
1421 void cpu2(void)
1422 {
1423 r2 = smp_load_acquire(&z);
1424 smp_store_release(&x, 1);
1425 }
1427 void cpu3(void)
1428 {
1429 WRITE_ONCE(v, 1);
1430 smp_mb();
1431 r3 = READ_ONCE(u);
1432 }
1434 cpu0(), cpu1(), 그리고 cpu2() 는 smp_store_release()/smp_load_acquire() 쌍의
1435 연결을 통한 로컬 이행성에 동참하고 있으므로, 다음과 같은 결과는 나오지 않을
1436 겁니다:
1438 r0 == 1 && r1 == 1 && r2 == 1
1440 더 나아가서, cpu0() 와 cpu1() 사이의 release-acquire 관계로 인해, cpu1() 은
1441 cpu0() 의 쓰기를 봐야만 하므로, 다음과 같은 결과도 없을 겁니다:
1443 r1 == 1 && r5 == 0
1445 하지만, release-acquire 타동성은 동참한 CPU 들에만 적용되므로 cpu3() 에는
1446 적용되지 않습니다. 따라서, 다음과 같은 결과가 가능합니다:
1448 r0 == 0 && r1 == 1 && r2 == 1 && r3 == 0 && r4 == 0
1450 비슷하게, 다음과 같은 결과도 가능합니다:
1452 r0 == 0 && r1 == 1 && r2 == 1 && r3 == 0 && r4 == 0 && r5 == 1
1454 cpu0(), cpu1(), 그리고 cpu2() 는 그들의 읽기와 쓰기를 순서대로 보게 되지만,
1455 release-acquire 체인에 관여되지 않은 CPU 들은 그 순서에 이견을 가질 수
1456 있습니다. 이런 이견은 smp_load_acquire() 와 smp_store_release() 의 구현에
1457 사용되는 완화된 메모리 배리어 인스트럭션들은 항상 배리어 앞의 스토어들을 뒤의
1458 로드들에 앞세울 필요는 없다는 사실에서 기인합니다. 이 말은 cpu3() 는 cpu0() 의
1459 u 로의 스토어를 cpu1() 의 v 로부터의 로드 뒤에 일어난 것으로 볼 수 있다는
1460 뜻입니다, cpu0() 와 cpu1() 은 이 두 오퍼레이션이 의도된 순서대로 일어났음에
1461 모두 동의하는데도 말입니다.
1463 하지만, smp_load_acquire() 는 마술이 아님을 명심하시기 바랍니다. 구체적으로,
1464 이 함수는 단순히 순서 규칙을 지키며 인자로부터의 읽기를 수행합니다. 이것은
1465 어떤 특정한 값이 읽힐 것인지는 보장하지 -않습니다-. 따라서, 다음과 같은 결과도
1466 가능합니다:
1468 r0 == 0 && r1 == 0 && r2 == 0 && r5 == 0
1470 이런 결과는 어떤 것도 재배치 되지 않는, 순차적 일관성을 가진 가상의
1471 시스템에서도 일어날 수 있음을 기억해 두시기 바랍니다.
1473 다시 말하지만, 당신의 코드가 글로벌 이행성을 필요로 한다면, 범용 배리어를
1474 사용하십시오.
1477 ==================
1478 명시적 커널 배리어
1479 ==================
1481 리눅스 커널은 서로 다른 단계에서 동작하는 다양한 배리어들을 가지고 있습니다:
1483 (*) 컴파일러 배리어.
1485 (*) CPU 메모리 배리어.
1487 (*) MMIO 쓰기 배리어.
1490 컴파일러 배리어
1491 ---------------
1493 리눅스 커널은 컴파일러가 메모리 액세스를 재배치 하는 것을 막아주는 명시적인
1494 컴파일러 배리어를 가지고 있습니다:
1496 barrier();
1498 이건 범용 배리어입니다 -- barrier() 의 읽기-읽기 나 쓰기-쓰기 변종은 없습니다.
1499 하지만, READ_ONCE() 와 WRITE_ONCE() 는 특정 액세스들에 대해서만 동작하는
1500 barrier() 의 완화된 형태로 볼 수 있습니다.
1502 barrier() 함수는 다음과 같은 효과를 갖습니다:
1504 (*) 컴파일러가 barrier() 뒤의 액세스들이 barrier() 앞의 액세스보다 앞으로
1505 재배치되지 못하게 합니다. 예를 들어, 인터럽트 핸들러 코드와 인터럽트 당한
1506 코드 사이의 통신을 신중히 하기 위해 사용될 수 있습니다.
1508 (*) 루프에서, 컴파일러가 루프 조건에 사용된 변수를 매 이터레이션마다
1509 메모리에서 로드하지 않아도 되도록 최적화 하는걸 방지합니다.
1511 READ_ONCE() 와 WRITE_ONCE() 함수는 싱글 쓰레드 코드에서는 문제 없지만 동시성이
1512 있는 코드에서는 문제가 될 수 있는 모든 최적화를 막습니다. 이런 류의 최적화에
1513 대한 예를 몇가지 들어보면 다음과 같습니다:
1515 (*) 컴파일러는 같은 변수에 대한 로드와 스토어를 재배치 할 수 있고, 어떤
1516 경우에는 CPU가 같은 변수로부터의 로드들을 재배치할 수도 있습니다. 이는
1517 다음의 코드가:
1519 a[0] = x;
1520 a[1] = x;
1522 x 의 예전 값이 a[1] 에, 새 값이 a[0] 에 있게 할 수 있다는 뜻입니다.
1523 컴파일러와 CPU가 이런 일을 못하게 하려면 다음과 같이 해야 합니다:
1525 a[0] = READ_ONCE(x);
1526 a[1] = READ_ONCE(x);
1528 즉, READ_ONCE() 와 WRITE_ONCE() 는 여러 CPU 에서 하나의 변수에 가해지는
1529 액세스들에 캐시 일관성을 제공합니다.
1531 (*) 컴파일러는 같은 변수에 대한 연속적인 로드들을 병합할 수 있습니다. 그런
1532 병합 작업으로 컴파일러는 다음의 코드를:
1534 while (tmp = a)
1535 do_something_with(tmp);
1537 다음과 같이, 싱글 쓰레드 코드에서는 말이 되지만 개발자의 의도와 전혀 맞지
1538 않는 방향으로 "최적화" 할 수 있습니다:
1540 if (tmp = a)
1541 for (;;)
1542 do_something_with(tmp);
1544 컴파일러가 이런 짓을 하지 못하게 하려면 READ_ONCE() 를 사용하세요:
1546 while (tmp = READ_ONCE(a))
1547 do_something_with(tmp);
1549 (*) 예컨대 레지스터 사용량이 많아 컴파일러가 모든 데이터를 레지스터에 담을 수
1550 없는 경우, 컴파일러는 변수를 다시 로드할 수 있습니다. 따라서 컴파일러는
1551 앞의 예에서 변수 'tmp' 사용을 최적화로 없애버릴 수 있습니다:
1553 while (tmp = a)
1554 do_something_with(tmp);
1556 이 코드는 다음과 같이 싱글 쓰레드에서는 완벽하지만 동시성이 존재하는
1557 경우엔 치명적인 코드로 바뀔 수 있습니다:
1559 while (a)
1560 do_something_with(a);
1562 예를 들어, 최적화된 이 코드는 변수 a 가 다른 CPU 에 의해 "while" 문과
1563 do_something_with() 호출 사이에 바뀌어 do_something_with() 에 0을 넘길
1564 수도 있습니다.
1566 이번에도, 컴파일러가 그런 짓을 하는걸 막기 위해 READ_ONCE() 를 사용하세요:
1568 while (tmp = READ_ONCE(a))
1569 do_something_with(tmp);
1571 레지스터가 부족한 상황을 겪는 경우, 컴파일러는 tmp 를 스택에 저장해둘 수도
1572 있습니다. 컴파일러가 변수를 다시 읽어들이는건 이렇게 저장해두고 후에 다시
1573 읽어들이는데 드는 오버헤드 때문입니다. 그렇게 하는게 싱글 쓰레드
1574 코드에서는 안전하므로, 안전하지 않은 경우에는 컴파일러에게 직접 알려줘야
1575 합니다.
1577 (*) 컴파일러는 그 값이 무엇일지 알고 있다면 로드를 아예 안할 수도 있습니다.
1578 예를 들어, 다음의 코드는 변수 'a' 의 값이 항상 0임을 증명할 수 있다면:
1580 while (tmp = a)
1581 do_something_with(tmp);
1583 이렇게 최적화 되어버릴 수 있습니다:
1585 do { } while (0);
1587 이 변환은 싱글 쓰레드 코드에서는 도움이 되는데 로드와 브랜치를 제거했기
1588 때문입니다. 문제는 컴파일러가 'a' 의 값을 업데이트 하는건 현재의 CPU 하나
1589 뿐이라는 가정 위에서 증명을 했다는데 있습니다. 만약 변수 'a' 가 공유되어
1590 있다면, 컴파일러의 증명은 틀린 것이 될겁니다. 컴파일러는 그 자신이
1591 생각하는 것만큼 많은 것을 알고 있지 못함을 컴파일러에게 알리기 위해
1592 READ_ONCE() 를 사용하세요:
1594 while (tmp = READ_ONCE(a))
1595 do_something_with(tmp);
1597 하지만 컴파일러는 READ_ONCE() 뒤에 나오는 값에 대해서도 눈길을 두고 있음을
1598 기억하세요. 예를 들어, 다음의 코드에서 MAX 는 전처리기 매크로로, 1의 값을
1599 갖는다고 해봅시다:
1601 while ((tmp = READ_ONCE(a)) % MAX)
1602 do_something_with(tmp);
1604 이렇게 되면 컴파일러는 MAX 를 가지고 수행되는 "%" 오퍼레이터의 결과가 항상
1605 0이라는 것을 알게 되고, 컴파일러가 코드를 실질적으로는 존재하지 않는
1606 것처럼 최적화 하는 것이 허용되어 버립니다. ('a' 변수의 로드는 여전히
1607 행해질 겁니다.)
1609 (*) 비슷하게, 컴파일러는 변수가 저장하려 하는 값을 이미 가지고 있다는 것을
1610 알면 스토어 자체를 제거할 수 있습니다. 이번에도, 컴파일러는 현재의 CPU
1611 만이 그 변수에 값을 쓰는 오로지 하나의 존재라고 생각하여 공유된 변수에
1612 대해서는 잘못된 일을 하게 됩니다. 예를 들어, 다음과 같은 경우가 있을 수
1613 있습니다:
1615 a = 0;
1616 ... 변수 a 에 스토어를 하지 않는 코드 ...
1617 a = 0;
1619 컴파일러는 변수 'a' 의 값은 이미 0이라는 것을 알고, 따라서 두번째 스토어를
1620 삭제할 겁니다. 만약 다른 CPU 가 그 사이 변수 'a' 에 다른 값을 썼다면
1621 황당한 결과가 나올 겁니다.
1623 컴파일러가 그런 잘못된 추측을 하지 않도록 WRITE_ONCE() 를 사용하세요:
1625 WRITE_ONCE(a, 0);
1626 ... 변수 a 에 스토어를 하지 않는 코드 ...
1627 WRITE_ONCE(a, 0);
1629 (*) 컴파일러는 하지 말라고 하지 않으면 메모리 액세스들을 재배치 할 수
1630 있습니다. 예를 들어, 다음의 프로세스 레벨 코드와 인터럽트 핸들러 사이의
1631 상호작용을 생각해 봅시다:
1633 void process_level(void)
1634 {
1635 msg = get_message();
1636 flag = true;
1637 }
1639 void interrupt_handler(void)
1640 {
1641 if (flag)
1642 process_message(msg);
1643 }
1645 이 코드에는 컴파일러가 process_level() 을 다음과 같이 변환하는 것을 막을
1646 수단이 없고, 이런 변환은 싱글쓰레드에서라면 실제로 훌륭한 선택일 수
1647 있습니다:
1649 void process_level(void)
1650 {
1651 flag = true;
1652 msg = get_message();
1653 }
1655 이 두개의 문장 사이에 인터럽트가 발생한다면, interrupt_handler() 는 의미를
1656 알 수 없는 메세지를 받을 수도 있습니다. 이걸 막기 위해 다음과 같이
1657 WRITE_ONCE() 를 사용하세요:
1659 void process_level(void)
1660 {
1661 WRITE_ONCE(msg, get_message());
1662 WRITE_ONCE(flag, true);
1663 }
1665 void interrupt_handler(void)
1666 {
1667 if (READ_ONCE(flag))
1668 process_message(READ_ONCE(msg));
1669 }
1671 interrupt_handler() 안에서도 중첩된 인터럽트나 NMI 와 같이 인터럽트 핸들러
1672 역시 'flag' 와 'msg' 에 접근하는 또다른 무언가에 인터럽트 될 수 있다면
1673 READ_ONCE() 와 WRITE_ONCE() 를 사용해야 함을 기억해 두세요. 만약 그런
1674 가능성이 없다면, interrupt_handler() 안에서는 문서화 목적이 아니라면
1675 READ_ONCE() 와 WRITE_ONCE() 는 필요치 않습니다. (근래의 리눅스 커널에서
1676 중첩된 인터럽트는 보통 잘 일어나지 않음도 기억해 두세요, 실제로, 어떤
1677 인터럽트 핸들러가 인터럽트가 활성화된 채로 리턴하면 WARN_ONCE() 가
1678 실행됩니다.)
1680 컴파일러는 READ_ONCE() 와 WRITE_ONCE() 뒤의 READ_ONCE() 나 WRITE_ONCE(),
1681 barrier(), 또는 비슷한 것들을 담고 있지 않은 코드를 움직일 수 있을 것으로
1682 가정되어야 합니다.
1684 이 효과는 barrier() 를 통해서도 만들 수 있지만, READ_ONCE() 와
1685 WRITE_ONCE() 가 좀 더 안목 높은 선택입니다: READ_ONCE() 와 WRITE_ONCE()는
1686 컴파일러에 주어진 메모리 영역에 대해서만 최적화 가능성을 포기하도록
1687 하지만, barrier() 는 컴파일러가 지금까지 기계의 레지스터에 캐시해 놓은
1688 모든 메모리 영역의 값을 버려야 하게 하기 때문입니다. 물론, 컴파일러는
1689 READ_ONCE() 와 WRITE_ONCE() 가 일어난 순서도 지켜줍니다, CPU 는 당연히
1690 그 순서를 지킬 의무가 없지만요.
1692 (*) 컴파일러는 다음의 예에서와 같이 변수에의 스토어를 날조해낼 수도 있습니다:
1694 if (a)
1695 b = a;
1696 else
1697 b = 42;
1699 컴파일러는 아래와 같은 최적화로 브랜치를 줄일 겁니다:
1701 b = 42;
1702 if (a)
1703 b = a;
1705 싱글 쓰레드 코드에서 이 최적화는 안전할 뿐 아니라 브랜치 갯수를
1706 줄여줍니다. 하지만 안타깝게도, 동시성이 있는 코드에서는 이 최적화는 다른
1707 CPU 가 'b' 를 로드할 때, -- 'a' 가 0이 아닌데도 -- 가짜인 값, 42를 보게
1708 되는 경우를 가능하게 합니다. 이걸 방지하기 위해 WRITE_ONCE() 를
1709 사용하세요:
1711 if (a)
1712 WRITE_ONCE(b, a);
1713 else
1714 WRITE_ONCE(b, 42);
1716 컴파일러는 로드를 만들어낼 수도 있습니다. 일반적으로는 문제를 일으키지
1717 않지만, 캐시 라인 바운싱을 일으켜 성능과 확장성을 떨어뜨릴 수 있습니다.
1718 날조된 로드를 막기 위해선 READ_ONCE() 를 사용하세요.
1720 (*) 정렬된 메모리 주소에 위치한, 한번의 메모리 참조 인스트럭션으로 액세스
1721 가능한 크기의 데이터는 하나의 큰 액세스가 여러개의 작은 액세스들로
1722 대체되는 "로드 티어링(load tearing)" 과 "스토어 티어링(store tearing)" 을
1723 방지합니다. 예를 들어, 주어진 아키텍쳐가 7-bit imeediate field 를 갖는
1724 16-bit 스토어 인스트럭션을 제공한다면, 컴파일러는 다음의 32-bit 스토어를
1725 구현하는데에 두개의 16-bit store-immediate 명령을 사용하려 할겁니다:
1727 p = 0x00010002;
1729 스토어 할 상수를 만들고 그 값을 스토어 하기 위해 두개가 넘는 인스트럭션을
1730 사용하게 되는, 이런 종류의 최적화를 GCC 는 실제로 함을 부디 알아 두십시오.
1731 이 최적화는 싱글 쓰레드 코드에서는 성공적인 최적화 입니다. 실제로, 근래에
1732 발생한 (그리고 고쳐진) 버그는 GCC 가 volatile 스토어에 비정상적으로 이
1733 최적화를 사용하게 했습니다. 그런 버그가 없다면, 다음의 예에서
1734 WRITE_ONCE() 의 사용은 스토어 티어링을 방지합니다:
1736 WRITE_ONCE(p, 0x00010002);
1738 Packed 구조체의 사용 역시 다음의 예처럼 로드 / 스토어 티어링을 유발할 수
1739 있습니다:
1741 struct __attribute__((__packed__)) foo {
1742 short a;
1743 int b;
1744 short c;
1745 };
1746 struct foo foo1, foo2;
1747 ...
1749 foo2.a = foo1.a;
1750 foo2.b = foo1.b;
1751 foo2.c = foo1.c;
1753 READ_ONCE() 나 WRITE_ONCE() 도 없고 volatile 마킹도 없기 때문에,
1754 컴파일러는 이 세개의 대입문을 두개의 32-bit 로드와 두개의 32-bit 스토어로
1755 변환할 수 있습니다. 이는 'foo1.b' 의 값의 로드 티어링과 'foo2.b' 의
1756 스토어 티어링을 초래할 겁니다. 이 예에서도 READ_ONCE() 와 WRITE_ONCE()
1757 가 티어링을 막을 수 있습니다:
1759 foo2.a = foo1.a;
1760 WRITE_ONCE(foo2.b, READ_ONCE(foo1.b));
1761 foo2.c = foo1.c;
1763 그렇지만, volatile 로 마크된 변수에 대해서는 READ_ONCE() 와 WRITE_ONCE() 가
1764 필요치 않습니다. 예를 들어, 'jiffies' 는 volatile 로 마크되어 있기 때문에,
1765 READ_ONCE(jiffies) 라고 할 필요가 없습니다. READ_ONCE() 와 WRITE_ONCE() 가
1766 실은 volatile 캐스팅으로 구현되어 있어서 인자가 이미 volatile 로 마크되어
1767 있다면 또다른 효과를 내지는 않기 때문입니다.
1769 이 컴파일러 배리어들은 CPU 에는 직접적 효과를 전혀 만들지 않기 때문에, 결국은
1770 재배치가 일어날 수도 있음을 부디 기억해 두십시오.
1773 CPU 메모리 배리어
1774 -----------------
1776 리눅스 커널은 다음의 여덟개 기본 CPU 메모리 배리어를 가지고 있습니다:
1778 TYPE MANDATORY SMP CONDITIONAL
1779 =============== ======================= ===========================
1780 범용 mb() smp_mb()
1781 쓰기 wmb() smp_wmb()
1782 읽기 rmb() smp_rmb()
1783 데이터 의존성 read_barrier_depends() smp_read_barrier_depends()
1786 데이터 의존성 배리어를 제외한 모든 메모리 배리어는 컴파일러 배리어를
1787 포함합니다. 데이터 의존성은 컴파일러에의 추가적인 순서 보장을 포함하지
1788 않습니다.
1790 방백: 데이터 의존성이 있는 경우, 컴파일러는 해당 로드를 올바른 순서로 일으킬
1791 것으로 (예: `a[b]` 는 a[b] 를 로드 하기 전에 b 의 값을 먼저 로드한다)
1792 기대되지만, C 언어 사양에는 컴파일러가 b 의 값을 추측 (예: 1 과 같음) 해서
1793 b 로드 전에 a 로드를 하는 코드 (예: tmp = a[1]; if (b != 1) tmp = a[b]; ) 를
1794 만들지 않아야 한다는 내용 같은 건 없습니다. 또한 컴파일러는 a[b] 를 로드한
1795 후에 b 를 또다시 로드할 수도 있어서, a[b] 보다 최신 버전의 b 값을 가질 수도
1796 있습니다. 이런 문제들의 해결책에 대한 의견 일치는 아직 없습니다만, 일단
1797 READ_ONCE() 매크로부터 보기 시작하는게 좋은 시작이 될겁니다.
1799 SMP 메모리 배리어들은 유니프로세서로 컴파일된 시스템에서는 컴파일러 배리어로
1800 바뀌는데, 하나의 CPU 는 스스로 일관성을 유지하고, 겹치는 액세스들 역시 올바른
1801 순서로 행해질 것으로 생각되기 때문입니다. 하지만, 아래의 "Virtual Machine
1802 Guests" 서브섹션을 참고하십시오.
1804 [!] SMP 시스템에서 공유메모리로의 접근들을 순서 세워야 할 때, SMP 메모리
1805 배리어는 _반드시_ 사용되어야 함을 기억하세요, 그대신 락을 사용하는 것으로도
1806 충분하긴 하지만 말이죠.
1808 Mandatory 배리어들은 SMP 시스템에서도 UP 시스템에서도 SMP 효과만 통제하기에는
1809 불필요한 오버헤드를 갖기 때문에 SMP 효과만 통제하면 되는 곳에는 사용되지 않아야
1810 합니다. 하지만, 느슨한 순서 규칙의 메모리 I/O 윈도우를 통한 MMIO 의 효과를
1811 통제할 때에는 mandatory 배리어들이 사용될 수 있습니다. 이 배리어들은
1812 컴파일러와 CPU 모두 재배치를 못하도록 함으로써 메모리 오퍼레이션들이 디바이스에
1813 보여지는 순서에도 영향을 주기 때문에, SMP 가 아닌 시스템이라 할지라도 필요할 수
1814 있습니다.
1817 일부 고급 배리어 함수들도 있습니다:
1819 (*) smp_store_mb(var, value)
1821 이 함수는 특정 변수에 특정 값을 대입하고 범용 메모리 배리어를 칩니다.
1822 UP 컴파일에서는 컴파일러 배리어보다 더한 것을 친다고는 보장되지 않습니다.
1825 (*) smp_mb__before_atomic();
1826 (*) smp_mb__after_atomic();
1828 이것들은 값을 리턴하지 않는 (더하기, 빼기, 증가, 감소와 같은) 어토믹
1829 함수들을 위한, 특히 그것들이 레퍼런스 카운팅에 사용될 때를 위한
1830 함수들입니다. 이 함수들은 메모리 배리어를 내포하고 있지는 않습니다.
1832 이것들은 값을 리턴하지 않으며 어토믹한 (set_bit 과 clear_bit 같은) 비트
1833 연산에도 사용될 수 있습니다.
1835 한 예로, 객체 하나를 무효한 것으로 표시하고 그 객체의 레퍼런스 카운트를
1836 감소시키는 다음 코드를 보세요:
1838 obj->dead = 1;
1839 smp_mb__before_atomic();
1840 atomic_dec(&obj->ref_count);
1842 이 코드는 객체의 업데이트된 death 마크가 레퍼런스 카운터 감소 동작
1843 *전에* 보일 것을 보장합니다.
1845 더 많은 정보를 위해선 Documentation/atomic_ops.txt 문서를 참고하세요.
1846 어디서 이것들을 사용해야 할지 궁금하다면 "어토믹 오퍼레이션" 서브섹션을
1847 참고하세요.
1850 (*) lockless_dereference();
1852 이 함수는 smp_read_barrier_depends() 데이터 의존성 배리어를 사용하는
1853 포인터 읽어오기 래퍼(wrapper) 함수로 생각될 수 있습니다.
1855 객체의 라이프타임이 RCU 외의 메커니즘으로 관리된다는 점을 제외하면
1856 rcu_dereference() 와도 유사한데, 예를 들면 객체가 시스템이 꺼질 때에만
1857 제거되는 경우 등입니다. 또한, lockless_dereference() 은 RCU 와 함께
1858 사용될수도, RCU 없이 사용될 수도 있는 일부 데이터 구조에 사용되고
1859 있습니다.
1862 (*) dma_wmb();
1863 (*) dma_rmb();
1865 이것들은 CPU 와 DMA 가능한 디바이스에서 모두 액세스 가능한 공유 메모리의
1866 읽기, 쓰기 작업들의 순서를 보장하기 위해 consistent memory 에서 사용하기
1867 위한 것들입니다.
1869 예를 들어, 디바이스와 메모리를 공유하며, 디스크립터 상태 값을 사용해
1870 디스크립터가 디바이스에 속해 있는지 아니면 CPU 에 속해 있는지 표시하고,
1871 공지용 초인종(doorbell) 을 사용해 업데이트된 디스크립터가 디바이스에 사용
1872 가능해졌음을 공지하는 디바이스 드라이버를 생각해 봅시다:
1874 if (desc->status != DEVICE_OWN) {
1875 /* 디스크립터를 소유하기 전에는 데이터를 읽지 않음 */
1876 dma_rmb();
1878 /* 데이터를 읽고 씀 */
1879 read_data = desc->data;
1880 desc->data = write_data;
1882 /* 상태 업데이트 전 수정사항을 반영 */
1883 dma_wmb();
1885 /* 소유권을 수정 */
1886 desc->status = DEVICE_OWN;
1888 /* MMIO 를 통해 디바이스에 공지를 하기 전에 메모리를 동기화 */
1889 wmb();
1891 /* 업데이트된 디스크립터의 디바이스에 공지 */
1892 writel(DESC_NOTIFY, doorbell);
1893 }
1895 dma_rmb() 는 디스크립터로부터 데이터를 읽어오기 전에 디바이스가 소유권을
1896 내놓았음을 보장하게 하고, dma_wmb() 는 디바이스가 자신이 소유권을 다시
1897 가졌음을 보기 전에 디스크립터에 데이터가 쓰였음을 보장합니다. wmb() 는
1898 캐시 일관성이 없는 (cache incoherent) MMIO 영역에 쓰기를 시도하기 전에
1899 캐시 일관성이 있는 메모리 (cache coherent memory) 쓰기가 완료되었음을
1900 보장해주기 위해 필요합니다.
1902 consistent memory 에 대한 자세한 내용을 위해선 Documentation/DMA-API.txt
1903 문서를 참고하세요.
1906 MMIO 쓰기 배리어
1907 ----------------
1909 리눅스 커널은 또한 memory-mapped I/O 쓰기를 위한 특별한 배리어도 가지고
1910 있습니다:
1912 mmiowb();
1914 이것은 mandatory 쓰기 배리어의 변종으로, 완화된 순서 규칙의 I/O 영역에으로의
1915 쓰기가 부분적으로 순서를 맞추도록 해줍니다. 이 함수는 CPU->하드웨어 사이를
1916 넘어서 실제 하드웨어에까지 일부 수준의 영향을 끼칩니다.
1918 더 많은 정보를 위해선 "Acquire vs I/O 액세스" 서브섹션을 참고하세요.
1921 =========================
1922 암묵적 커널 메모리 배리어
1923 =========================
1925 리눅스 커널의 일부 함수들은 메모리 배리어를 내장하고 있는데, 락(lock)과
1926 스케쥴링 관련 함수들이 대부분입니다.
1928 여기선 _최소한의_ 보장을 설명합니다; 특정 아키텍쳐에서는 이 설명보다 더 많은
1929 보장을 제공할 수도 있습니다만 해당 아키텍쳐에 종속적인 코드 외의 부분에서는
1930 그런 보장을 기대해선 안될겁니다.
1933 락 ACQUISITION 함수
1934 -------------------
1936 리눅스 커널은 다양한 락 구성체를 가지고 있습니다:
1938 (*) 스핀 락
1939 (*) R/W 스핀 락
1940 (*) 뮤텍스
1941 (*) 세마포어
1942 (*) R/W 세마포어
1944 각 구성체마다 모든 경우에 "ACQUIRE" 오퍼레이션과 "RELEASE" 오퍼레이션의 변종이
1945 존재합니다. 이 오퍼레이션들은 모두 적절한 배리어를 내포하고 있습니다:
1947 (1) ACQUIRE 오퍼레이션의 영향:
1949 ACQUIRE 뒤에서 요청된 메모리 오퍼레이션은 ACQUIRE 오퍼레이션이 완료된
1950 뒤에 완료됩니다.
1952 ACQUIRE 앞에서 요청된 메모리 오퍼레이션은 ACQUIRE 오퍼레이션이 완료된 후에
1953 완료될 수 있습니다. smp_mb__before_spinlock() 뒤에 ACQUIRE 가 실행되는
1954 코드 블록은 블록 앞의 스토어를 블록 뒤의 로드와 스토어에 대해 순서
1955 맞춥니다. 이건 smp_mb() 보다 완화된 것임을 기억하세요! 많은 아키텍쳐에서
1956 smp_mb__before_spinlock() 은 사실 아무일도 하지 않습니다.
1958 (2) RELEASE 오퍼레이션의 영향:
1960 RELEASE 앞에서 요청된 메모리 오퍼레이션은 RELEASE 오퍼레이션이 완료되기
1961 전에 완료됩니다.
1963 RELEASE 뒤에서 요청된 메모리 오퍼레이션은 RELEASE 오퍼레이션 완료 전에
1964 완료될 수 있습니다.
1966 (3) ACQUIRE vs ACQUIRE 영향:
1968 어떤 ACQUIRE 오퍼레이션보다 앞에서 요청된 모든 ACQUIRE 오퍼레이션은 그
1969 ACQUIRE 오퍼레이션 전에 완료됩니다.
1971 (4) ACQUIRE vs RELEASE implication:
1973 어떤 RELEASE 오퍼레이션보다 앞서 요청된 ACQUIRE 오퍼레이션은 그 RELEASE
1974 오퍼레이션보다 먼저 완료됩니다.
1976 (5) 실패한 조건적 ACQUIRE 영향:
1978 ACQUIRE 오퍼레이션의 일부 락(lock) 변종은 락이 곧바로 획득하기에는
1979 불가능한 상태이거나 락이 획득 가능해지도록 기다리는 도중 시그널을 받거나
1980 해서 실패할 수 있습니다. 실패한 락은 어떤 배리어도 내포하지 않습니다.
1982 [!] 참고: 락 ACQUIRE 와 RELEASE 가 단방향 배리어여서 나타나는 현상 중 하나는
1983 크리티컬 섹션 바깥의 인스트럭션의 영향이 크리티컬 섹션 내부로도 들어올 수
1984 있다는 것입니다.
1986 RELEASE 후에 요청되는 ACQUIRE 는 전체 메모리 배리어라 여겨지면 안되는데,
1987 ACQUIRE 앞의 액세스가 ACQUIRE 후에 수행될 수 있고, RELEASE 후의 액세스가
1988 RELEASE 전에 수행될 수도 있으며, 그 두개의 액세스가 서로를 지나칠 수도 있기
1989 때문입니다:
1991 *A = a;
1992 ACQUIRE M
1993 RELEASE M
1994 *B = b;
1996 는 다음과 같이 될 수도 있습니다:
1998 ACQUIRE M, STORE *B, STORE *A, RELEASE M
2000 ACQUIRE 와 RELEASE 가 락 획득과 해제라면, 그리고 락의 ACQUIRE 와 RELEASE 가
2001 같은 락 변수에 대한 것이라면, 해당 락을 쥐고 있지 않은 다른 CPU 의 시야에는
2002 이와 같은 재배치가 일어나는 것으로 보일 수 있습니다. 요약하자면, ACQUIRE 에
2003 이어 RELEASE 오퍼레이션을 순차적으로 실행하는 행위가 전체 메모리 배리어로
2004 생각되어선 -안됩니다-.
2006 비슷하게, 앞의 반대 케이스인 RELEASE 와 ACQUIRE 두개 오퍼레이션의 순차적 실행
2007 역시 전체 메모리 배리어를 내포하지 않습니다. 따라서, RELEASE, ACQUIRE 로
2008 규정되는 크리티컬 섹션의 CPU 수행은 RELEASE 와 ACQUIRE 를 가로지를 수 있으므로,
2009 다음과 같은 코드는:
2011 *A = a;
2012 RELEASE M
2013 ACQUIRE N
2014 *B = b;
2016 다음과 같이 수행될 수 있습니다:
2018 ACQUIRE N, STORE *B, STORE *A, RELEASE M
2020 이런 재배치는 데드락을 일으킬 수도 있을 것처럼 보일 수 있습니다. 하지만, 그런
2021 데드락의 조짐이 있다면 RELEASE 는 단순히 완료될 것이므로 데드락은 존재할 수
2022 없습니다.
2024 이게 어떻게 올바른 동작을 할 수 있을까요?
2026 우리가 이야기 하고 있는건 재배치를 하는 CPU 에 대한 이야기이지,
2027 컴파일러에 대한 것이 아니란 점이 핵심입니다. 컴파일러 (또는, 개발자)
2028 가 오퍼레이션들을 이렇게 재배치하면, 데드락이 일어날 수 -있습-니다.
2030 하지만 CPU 가 오퍼레이션들을 재배치 했다는걸 생각해 보세요. 이 예에서,
2031 어셈블리 코드 상으로는 언락이 락을 앞서게 되어 있습니다. CPU 가 이를
2032 재배치해서 뒤의 락 오퍼레이션을 먼저 실행하게 됩니다. 만약 데드락이
2033 존재한다면, 이 락 오퍼레이션은 그저 스핀을 하며 계속해서 락을
2034 시도합니다 (또는, 한참 후에겠지만, 잠듭니다). CPU 는 언젠가는
2035 (어셈블리 코드에서는 락을 앞서는) 언락 오퍼레이션을 실행하는데, 이 언락
2036 오퍼레이션이 잠재적 데드락을 해결하고, 락 오퍼레이션도 뒤이어 성공하게
2037 됩니다.
2039 하지만 만약 락이 잠을 자는 타입이었다면요? 그런 경우에 코드는
2040 스케쥴러로 들어가려 할 거고, 여기서 결국은 메모리 배리어를 만나게
2041 되는데, 이 메모리 배리어는 앞의 언락 오퍼레이션이 완료되도록 만들고,
2042 데드락은 이번에도 해결됩니다. 잠을 자는 행위와 언락 사이의 경주 상황
2043 (race) 도 있을 수 있겠습니다만, 락 관련 기능들은 그런 경주 상황을 모든
2044 경우에 제대로 해결할 수 있어야 합니다.
2046 락과 세마포어는 UP 컴파일된 시스템에서의 순서에 대해 보장을 하지 않기 때문에,
2047 그런 상황에서 인터럽트 비활성화 오퍼레이션과 함께가 아니라면 어떤 일에도 - 특히
2048 I/O 액세스와 관련해서는 - 제대로 사용될 수 없을 겁니다.
2050 "CPU 간 ACQUIRING 배리어 효과" 섹션도 참고하시기 바랍니다.
2053 예를 들어, 다음과 같은 코드를 생각해 봅시다:
2055 *A = a;
2056 *B = b;
2057 ACQUIRE
2058 *C = c;
2059 *D = d;
2060 RELEASE
2061 *E = e;
2062 *F = f;
2064 여기선 다음의 이벤트 시퀀스가 생길 수 있습니다:
2066 ACQUIRE, {*F,*A}, *E, {*C,*D}, *B, RELEASE
2068 [+] {*F,*A} 는 조합된 액세스를 의미합니다.
2070 하지만 다음과 같은 건 불가능하죠:
2072 {*F,*A}, *B, ACQUIRE, *C, *D, RELEASE, *E
2073 *A, *B, *C, ACQUIRE, *D, RELEASE, *E, *F
2074 *A, *B, ACQUIRE, *C, RELEASE, *D, *E, *F
2075 *B, ACQUIRE, *C, *D, RELEASE, {*F,*A}, *E
2079 인터럽트 비활성화 함수
2080 ----------------------
2082 인터럽트를 비활성화 하는 함수 (ACQUIRE 와 동일) 와 인터럽트를 활성화 하는 함수
2083 (RELEASE 와 동일) 는 컴파일러 배리어처럼만 동작합니다. 따라서, 별도의 메모리
2084 배리어나 I/O 배리어가 필요한 상황이라면 그 배리어들은 인터럽트 비활성화 함수
2085 외의 방법으로 제공되어야만 합니다.
2088 슬립과 웨이크업 함수
2089 --------------------
2091 글로벌 데이터에 표시된 이벤트에 의해 프로세스를 잠에 빠트리는 것과 깨우는 것은
2092 해당 이벤트를 기다리는 태스크의 태스크 상태와 그 이벤트를 알리기 위해 사용되는
2093 글로벌 데이터, 두 데이터간의 상호작용으로 볼 수 있습니다. 이것이 옳은 순서대로
2094 일어남을 분명히 하기 위해, 프로세스를 잠에 들게 하는 기능과 깨우는 기능은
2095 몇가지 배리어를 내포합니다.
2097 먼저, 잠을 재우는 쪽은 일반적으로 다음과 같은 이벤트 시퀀스를 따릅니다:
2099 for (;;) {
2100 set_current_state(TASK_UNINTERRUPTIBLE);
2101 if (event_indicated)
2102 break;
2103 schedule();
2104 }
2106 set_current_state() 에 의해, 태스크 상태가 바뀐 후 범용 메모리 배리어가
2107 자동으로 삽입됩니다:
2109 CPU 1
2110 ===============================
2111 set_current_state();
2112 smp_store_mb();
2113 STORE current->state
2114 <범용 배리어>
2115 LOAD event_indicated
2117 set_current_state() 는 다음의 것들로 감싸질 수도 있습니다:
2119 prepare_to_wait();
2120 prepare_to_wait_exclusive();
2122 이것들 역시 상태를 설정한 후 범용 메모리 배리어를 삽입합니다.
2123 앞의 전체 시퀀스는 다음과 같은 함수들로 한번에 수행 가능한데, 이것들은 모두
2124 올바른 장소에 메모리 배리어를 삽입합니다:
2126 wait_event();
2127 wait_event_interruptible();
2128 wait_event_interruptible_exclusive();
2129 wait_event_interruptible_timeout();
2130 wait_event_killable();
2131 wait_event_timeout();
2132 wait_on_bit();
2133 wait_on_bit_lock();
2136 두번째로, 깨우기를 수행하는 코드는 일반적으로 다음과 같을 겁니다:
2138 event_indicated = 1;
2139 wake_up(&event_wait_queue);
2141 또는:
2143 event_indicated = 1;
2144 wake_up_process(event_daemon);
2146 wake_up() 류에 의해 쓰기 메모리 배리어가 내포됩니다. 만약 그것들이 뭔가를
2147 깨운다면요. 이 배리어는 태스크 상태가 지워지기 전에 수행되므로, 이벤트를
2148 알리기 위한 STORE 와 태스크 상태를 TASK_RUNNING 으로 설정하는 STORE 사이에
2149 위치하게 됩니다.
2151 CPU 1 CPU 2
2152 =============================== ===============================
2153 set_current_state(); STORE event_indicated
2154 smp_store_mb(); wake_up();
2155 STORE current->state <쓰기 배리어>
2156 <범용 배리어> STORE current->state
2157 LOAD event_indicated
2159 한번더 말합니다만, 이 쓰기 메모리 배리어는 이 코드가 정말로 뭔가를 깨울 때에만
2160 실행됩니다. 이걸 설명하기 위해, X 와 Y 는 모두 0 으로 초기화 되어 있다는 가정
2161 하에 아래의 이벤트 시퀀스를 생각해 봅시다:
2163 CPU 1 CPU 2
2164 =============================== ===============================
2165 X = 1; STORE event_indicated
2166 smp_mb(); wake_up();
2167 Y = 1; wait_event(wq, Y == 1);
2168 wake_up(); load from Y sees 1, no memory barrier
2169 load from X might see 0
2171 위 예제에서의 경우와 달리 깨우기가 정말로 행해졌다면, CPU 2 의 X 로드는 1 을
2172 본다고 보장될 수 있을 겁니다.
2174 사용 가능한 깨우기류 함수들로 다음과 같은 것들이 있습니다:
2176 complete();
2177 wake_up();
2178 wake_up_all();
2179 wake_up_bit();
2180 wake_up_interruptible();
2181 wake_up_interruptible_all();
2182 wake_up_interruptible_nr();
2183 wake_up_interruptible_poll();
2184 wake_up_interruptible_sync();
2185 wake_up_interruptible_sync_poll();
2186 wake_up_locked();
2187 wake_up_locked_poll();
2188 wake_up_nr();
2189 wake_up_poll();
2190 wake_up_process();
2193 [!] 잠재우는 코드와 깨우는 코드에 내포되는 메모리 배리어들은 깨우기 전에
2194 이루어진 스토어를 잠재우는 코드가 set_current_state() 를 호출한 후에 행하는
2195 로드에 대해 순서를 맞추지 _않는다는_ 점을 기억하세요. 예를 들어, 잠재우는
2196 코드가 다음과 같고:
2198 set_current_state(TASK_INTERRUPTIBLE);
2199 if (event_indicated)
2200 break;
2201 __set_current_state(TASK_RUNNING);
2202 do_something(my_data);
2204 깨우는 코드는 다음과 같다면:
2206 my_data = value;
2207 event_indicated = 1;
2208 wake_up(&event_wait_queue);
2210 event_indecated 에의 변경이 잠재우는 코드에게 my_data 에의 변경 후에 이루어진
2211 것으로 인지될 것이라는 보장이 없습니다. 이런 경우에는 양쪽 코드 모두 각각의
2212 데이터 액세스 사이에 메모리 배리어를 직접 쳐야 합니다. 따라서 앞의 재우는
2213 코드는 다음과 같이:
2215 set_current_state(TASK_INTERRUPTIBLE);
2216 if (event_indicated) {
2217 smp_rmb();
2218 do_something(my_data);
2219 }
2221 그리고 깨우는 코드는 다음과 같이 되어야 합니다:
2223 my_data = value;
2224 smp_wmb();
2225 event_indicated = 1;
2226 wake_up(&event_wait_queue);
2229 그외의 함수들
2230 -------------
2232 그외의 배리어를 내포하는 함수들은 다음과 같습니다:
2234 (*) schedule() 과 그 유사한 것들이 완전한 메모리 배리어를 내포합니다.
2237 ==============================
2238 CPU 간 ACQUIRING 배리어의 효과
2239 ==============================
2241 SMP 시스템에서의 락 기능들은 더욱 강력한 형태의 배리어를 제공합니다: 이
2242 배리어는 동일한 락을 사용하는 다른 CPU 들의 메모리 액세스 순서에도 영향을
2243 끼칩니다.
2246 ACQUIRE VS 메모리 액세스
2247 ------------------------
2249 다음의 예를 생각해 봅시다: 시스템은 두개의 스핀락 (M) 과 (Q), 그리고 세개의 CPU
2250 를 가지고 있습니다; 여기에 다음의 이벤트 시퀀스가 발생합니다:
2252 CPU 1 CPU 2
2253 =============================== ===============================
2254 WRITE_ONCE(*A, a); WRITE_ONCE(*E, e);
2255 ACQUIRE M ACQUIRE Q
2256 WRITE_ONCE(*B, b); WRITE_ONCE(*F, f);
2257 WRITE_ONCE(*C, c); WRITE_ONCE(*G, g);
2258 RELEASE M RELEASE Q
2259 WRITE_ONCE(*D, d); WRITE_ONCE(*H, h);
2261 *A 로의 액세스부터 *H 로의 액세스까지가 어떤 순서로 CPU 3 에게 보여질지에
2262 대해서는 각 CPU 에서의 락 사용에 의해 내포되어 있는 제약을 제외하고는 어떤
2263 보장도 존재하지 않습니다. 예를 들어, CPU 3 에게 다음과 같은 순서로 보여지는
2264 것이 가능합니다:
2266 *E, ACQUIRE M, ACQUIRE Q, *G, *C, *F, *A, *B, RELEASE Q, *D, *H, RELEASE M
2268 하지만 다음과 같이 보이지는 않을 겁니다:
2270 *B, *C or *D preceding ACQUIRE M
2271 *A, *B or *C following RELEASE M
2272 *F, *G or *H preceding ACQUIRE Q
2273 *E, *F or *G following RELEASE Q
2277 ACQUIRE VS I/O 액세스
2278 ----------------------
2280 특정한 (특히 NUMA 가 관련된) 환경 하에서 두개의 CPU 에서 동일한 스핀락으로
2281 보호되는 두개의 크리티컬 섹션 안의 I/O 액세스는 PCI 브릿지에 겹쳐진 I/O
2282 액세스로 보일 수 있는데, PCI 브릿지는 캐시 일관성 프로토콜과 합을 맞춰야 할
2283 의무가 없으므로, 필요한 읽기 메모리 배리어가 요청되지 않기 때문입니다.
2285 예를 들어서:
2287 CPU 1 CPU 2
2288 =============================== ===============================
2289 spin_lock(Q)
2290 writel(0, ADDR)
2291 writel(1, DATA);
2292 spin_unlock(Q);
2293 spin_lock(Q);
2294 writel(4, ADDR);
2295 writel(5, DATA);
2296 spin_unlock(Q);
2298 는 PCI 브릿지에 다음과 같이 보일 수 있습니다:
2300 STORE *ADDR = 0, STORE *ADDR = 4, STORE *DATA = 1, STORE *DATA = 5
2302 이렇게 되면 하드웨어의 오동작을 일으킬 수 있습니다.
2305 이런 경우엔 잡아둔 스핀락을 내려놓기 전에 mmiowb() 를 수행해야 하는데, 예를
2306 들면 다음과 같습니다:
2308 CPU 1 CPU 2
2309 =============================== ===============================
2310 spin_lock(Q)
2311 writel(0, ADDR)
2312 writel(1, DATA);
2313 mmiowb();
2314 spin_unlock(Q);
2315 spin_lock(Q);
2316 writel(4, ADDR);
2317 writel(5, DATA);
2318 mmiowb();
2319 spin_unlock(Q);
2321 이 코드는 CPU 1 에서 요청된 두개의 스토어가 PCI 브릿지에 CPU 2 에서 요청된
2322 스토어들보다 먼저 보여짐을 보장합니다.
2325 또한, 같은 디바이스에서 스토어를 이어 로드가 수행되면 이 로드는 로드가 수행되기
2326 전에 스토어가 완료되기를 강제하므로 mmiowb() 의 필요가 없어집니다:
2328 CPU 1 CPU 2
2329 =============================== ===============================
2330 spin_lock(Q)
2331 writel(0, ADDR)
2332 a = readl(DATA);
2333 spin_unlock(Q);
2334 spin_lock(Q);
2335 writel(4, ADDR);
2336 b = readl(DATA);
2337 spin_unlock(Q);
2340 더 많은 정보를 위해선 Documenataion/DocBook/deviceiobook.tmpl 을 참고하세요.
2343 =========================
2344 메모리 배리어가 필요한 곳
2345 =========================
2347 설령 SMP 커널을 사용하더라도 싱글 쓰레드로 동작하는 코드는 올바르게 동작하는
2348 것으로 보여질 것이기 때문에, 평범한 시스템 운영중에 메모리 오퍼레이션 재배치는
2349 일반적으로 문제가 되지 않습니다. 하지만, 재배치가 문제가 _될 수 있는_ 네가지
2350 환경이 있습니다:
2352 (*) 프로세서간 상호 작용.
2354 (*) 어토믹 오퍼레이션.
2356 (*) 디바이스 액세스.
2358 (*) 인터럽트.
2361 프로세서간 상호 작용
2362 --------------------
2364 두개 이상의 프로세서를 가진 시스템이 있다면, 시스템의 두개 이상의 CPU 는 동시에
2365 같은 데이터에 대한 작업을 할 수 있습니다. 이는 동기화 문제를 일으킬 수 있고,
2366 이 문제를 해결하는 일반적 방법은 락을 사용하는 것입니다. 하지만, 락은 상당히
2367 비용이 비싸서 가능하면 락을 사용하지 않고 일을 처리하는 것이 낫습니다. 이런
2368 경우, 두 CPU 모두에 영향을 끼치는 오퍼레이션들은 오동작을 막기 위해 신중하게
2369 순서가 맞춰져야 합니다.
2371 예를 들어, R/W 세마포어의 느린 수행경로 (slow path) 를 생각해 봅시다.
2372 세마포어를 위해 대기를 하는 하나의 프로세스가 자신의 스택 중 일부를 이
2373 세마포어의 대기 프로세스 리스트에 링크한 채로 있습니다:
2375 struct rw_semaphore {
2376 ...
2377 spinlock_t lock;
2378 struct list_head waiters;
2379 };
2381 struct rwsem_waiter {
2382 struct list_head list;
2383 struct task_struct *task;
2384 };
2386 특정 대기 상태 프로세스를 깨우기 위해, up_read() 나 up_write() 함수는 다음과
2387 같은 일을 합니다:
2389 (1) 다음 대기 상태 프로세스 레코드는 어디있는지 알기 위해 이 대기 상태
2390 프로세스 레코드의 next 포인터를 읽습니다;
2392 (2) 이 대기 상태 프로세스의 task 구조체로의 포인터를 읽습니다;
2394 (3) 이 대기 상태 프로세스가 세마포어를 획득했음을 알리기 위해 task
2395 포인터를 초기화 합니다;
2397 (4) 해당 태스크에 대해 wake_up_process() 를 호출합니다; 그리고
2399 (5) 해당 대기 상태 프로세스의 task 구조체를 잡고 있던 레퍼런스를 해제합니다.
2401 달리 말하자면, 다음 이벤트 시퀀스를 수행해야 합니다:
2403 LOAD waiter->list.next;
2404 LOAD waiter->task;
2405 STORE waiter->task;
2406 CALL wakeup
2407 RELEASE task
2409 그리고 이 이벤트들이 다른 순서로 수행된다면, 오동작이 일어날 수 있습니다.
2411 한번 세마포어의 대기줄에 들어갔고 세마포어 락을 놓았다면, 해당 대기 프로세스는
2412 락을 다시는 잡지 않습니다; 대신 자신의 task 포인터가 초기화 되길 기다립니다.
2413 그 레코드는 대기 프로세스의 스택에 있기 때문에, 리스트의 next 포인터가 읽혀지기
2414 _전에_ task 포인터가 지워진다면, 다른 CPU 는 해당 대기 프로세스를 시작해 버리고
2415 up*() 함수가 next 포인터를 읽기 전에 대기 프로세스의 스택을 마구 건드릴 수
2416 있습니다.
2418 그렇게 되면 위의 이벤트 시퀀스에 어떤 일이 일어나는지 생각해 보죠:
2420 CPU 1 CPU 2
2421 =============================== ===============================
2422 down_xxx()
2423 Queue waiter
2424 Sleep
2425 up_yyy()
2426 LOAD waiter->task;
2427 STORE waiter->task;
2428 Woken up by other event
2429 <preempt>
2430 Resume processing
2431 down_xxx() returns
2432 call foo()
2433 foo() clobbers *waiter
2434 </preempt>
2435 LOAD waiter->list.next;
2436 --- OOPS ---
2438 이 문제는 세마포어 락의 사용으로 해결될 수도 있겠지만, 그렇게 되면 깨어난 후에
2439 down_xxx() 함수가 불필요하게 스핀락을 또다시 얻어야만 합니다.
2441 이 문제를 해결하는 방법은 범용 SMP 메모리 배리어를 추가하는 겁니다:
2443 LOAD waiter->list.next;
2444 LOAD waiter->task;
2445 smp_mb();
2446 STORE waiter->task;
2447 CALL wakeup
2448 RELEASE task
2450 이 경우에, 배리어는 시스템의 나머지 CPU 들에게 모든 배리어 앞의 메모리 액세스가
2451 배리어 뒤의 메모리 액세스보다 앞서 일어난 것으로 보이게 만듭니다. 배리어 앞의
2452 메모리 액세스들이 배리어 명령 자체가 완료되는 시점까지 완료된다고는 보장하지
2453 _않습니다_.
2455 (이게 문제가 되지 않을) 단일 프로세서 시스템에서 smp_mb() 는 실제로는 그저
2456 컴파일러가 CPU 안에서의 순서를 바꾸거나 하지 않고 주어진 순서대로 명령을
2457 내리도록 하는 컴파일러 배리어일 뿐입니다. 오직 하나의 CPU 만 있으니, CPU 의
2458 의존성 순서 로직이 그 외의 모든것을 알아서 처리할 겁니다.
2461 어토믹 오퍼레이션
2462 -----------------
2464 어토믹 오퍼레이션은 기술적으로 프로세서간 상호작용으로 분류되며 그 중 일부는
2465 전체 메모리 배리어를 내포하고 또 일부는 내포하지 않지만, 커널에서 상당히
2466 의존적으로 사용하는 기능 중 하나입니다.
2468 메모리의 어떤 상태를 수정하고 해당 상태에 대한 (예전의 또는 최신의) 정보를
2469 리턴하는 어토믹 오퍼레이션은 모두 SMP-조건적 범용 메모리 배리어(smp_mb())를
2470 실제 오퍼레이션의 앞과 뒤에 내포합니다. 이런 오퍼레이션은 다음의 것들을
2471 포함합니다:
2473 xchg();
2474 atomic_xchg(); atomic_long_xchg();
2475 atomic_inc_return(); atomic_long_inc_return();
2476 atomic_dec_return(); atomic_long_dec_return();
2477 atomic_add_return(); atomic_long_add_return();
2478 atomic_sub_return(); atomic_long_sub_return();
2479 atomic_inc_and_test(); atomic_long_inc_and_test();
2480 atomic_dec_and_test(); atomic_long_dec_and_test();
2481 atomic_sub_and_test(); atomic_long_sub_and_test();
2482 atomic_add_negative(); atomic_long_add_negative();
2483 test_and_set_bit();
2484 test_and_clear_bit();
2485 test_and_change_bit();
2487 /* exchange 조건이 성공할 때 */
2488 cmpxchg();
2489 atomic_cmpxchg(); atomic_long_cmpxchg();
2490 atomic_add_unless(); atomic_long_add_unless();
2492 이것들은 메모리 배리어 효과가 필요한 ACQUIRE 부류와 RELEASE 부류 오퍼레이션들을
2493 구현할 때, 그리고 객체 해제를 위해 레퍼런스 카운터를 조정할 때, 암묵적 메모리
2494 배리어 효과가 필요한 곳 등에 사용됩니다.
2497 다음의 오퍼레이션들은 메모리 배리어를 내포하지 _않기_ 때문에 문제가 될 수
2498 있지만, RELEASE 부류의 오퍼레이션들과 같은 것들을 구현할 때 사용될 수도
2499 있습니다:
2501 atomic_set();
2502 set_bit();
2503 clear_bit();
2504 change_bit();
2506 이것들을 사용할 때에는 필요하다면 적절한 (예를 들면 smp_mb__before_atomic()
2507 같은) 메모리 배리어가 명시적으로 함께 사용되어야 합니다.
2510 아래의 것들도 메모리 배리어를 내포하지 _않기_ 때문에, 일부 환경에서는 (예를
2511 들면 smp_mb__before_atomic() 과 같은) 명시적인 메모리 배리어 사용이 필요합니다.
2513 atomic_add();
2514 atomic_sub();
2515 atomic_inc();
2516 atomic_dec();
2518 이것들이 통계 생성을 위해 사용된다면, 그리고 통계 데이터 사이에 관계가 존재하지
2519 않는다면 메모리 배리어는 필요치 않을 겁니다.
2521 객체의 수명을 관리하기 위해 레퍼런스 카운팅 목적으로 사용된다면, 레퍼런스
2522 카운터는 락으로 보호되는 섹션에서만 조정되거나 호출하는 쪽이 이미 충분한
2523 레퍼런스를 잡고 있을 것이기 때문에 메모리 배리어는 아마 필요 없을 겁니다.
2525 만약 어떤 락을 구성하기 위해 사용된다면, 락 관련 동작은 일반적으로 작업을 특정
2526 순서대로 진행해야 하므로 메모리 배리어가 필요할 수 있습니다.
2528 기본적으로, 각 사용처에서는 메모리 배리어가 필요한지 아닌지 충분히 고려해야
2529 합니다.
2531 아래의 오퍼레이션들은 특별한 락 관련 동작들입니다:
2533 test_and_set_bit_lock();
2534 clear_bit_unlock();
2535 __clear_bit_unlock();
2537 이것들은 ACQUIRE 류와 RELEASE 류의 오퍼레이션들을 구현합니다. 락 관련 도구를
2538 구현할 때에는 이것들을 좀 더 선호하는 편이 나은데, 이것들의 구현은 많은
2539 아키텍쳐에서 최적화 될 수 있기 때문입니다.
2541 [!] 이런 상황에 사용할 수 있는 특수한 메모리 배리어 도구들이 있습니다만, 일부
2542 CPU 에서는 사용되는 어토믹 인스트럭션 자체에 메모리 배리어가 내포되어 있어서
2543 어토믹 오퍼레이션과 메모리 배리어를 함께 사용하는 게 불필요한 일이 될 수
2544 있는데, 그런 경우에 이 특수 메모리 배리어 도구들은 no-op 이 되어 실질적으로
2545 아무일도 하지 않습니다.
2547 더 많은 내용을 위해선 Documentation/atomic_ops.txt 를 참고하세요.
2550 디바이스 액세스
2551 ---------------
2553 많은 디바이스가 메모리 매핑 기법으로 제어될 수 있는데, 그렇게 제어되는
2554 디바이스는 CPU 에는 단지 특정 메모리 영역의 집합처럼 보이게 됩니다. 드라이버는
2555 그런 디바이스를 제어하기 위해 정확히 올바른 순서로 올바른 메모리 액세스를
2556 만들어야 합니다.
2558 하지만, 액세스들을 재배치 하거나 조합하거나 병합하는게 더 효율적이라 판단하는
2559 영리한 CPU 나 컴파일러들을 사용하면 드라이버 코드의 조심스럽게 순서 맞춰진
2560 액세스들이 디바이스에는 요청된 순서대로 도착하지 못하게 할 수 있는 - 디바이스가
2561 오동작을 하게 할 - 잠재적 문제가 생길 수 있습니다.
2563 리눅스 커널 내부에서, I/O 는 어떻게 액세스들을 적절히 순차적이게 만들 수 있는지
2564 알고 있는, - inb() 나 writel() 과 같은 - 적절한 액세스 루틴을 통해 이루어져야만
2565 합니다. 이것들은 대부분의 경우에는 명시적 메모리 배리어 와 함께 사용될 필요가
2566 없습니다만, 다음의 두가지 상황에서는 명시적 메모리 배리어가 필요할 수 있습니다:
2568 (1) 일부 시스템에서 I/O 스토어는 모든 CPU 에 일관되게 순서 맞춰지지 않는데,
2569 따라서 _모든_ 일반적인 드라이버들에 락이 사용되어야만 하고 이 크리티컬
2570 섹션을 빠져나오기 전에 mmiowb() 가 꼭 호출되어야 합니다.
2572 (2) 만약 액세스 함수들이 완화된 메모리 액세스 속성을 갖는 I/O 메모리 윈도우를
2573 사용한다면, 순서를 강제하기 위해선 _mandatory_ 메모리 배리어가 필요합니다.
2575 더 많은 정보를 위해선 Documentation/DocBook/deviceiobook.tmpl 을 참고하십시오.
2578 인터럽트
2579 --------
2581 드라이버는 자신의 인터럽트 서비스 루틴에 의해 인터럽트 당할 수 있기 때문에
2582 드라이버의 이 두 부분은 서로의 디바이스 제어 또는 액세스 부분과 상호 간섭할 수
2583 있습니다.
2585 스스로에게 인터럽트 당하는 걸 불가능하게 하고, 드라이버의 크리티컬한
2586 오퍼레이션들을 모두 인터럽트가 불가능하게 된 영역에 집어넣거나 하는 방법 (락의
2587 한 형태) 으로 이런 상호 간섭을 - 최소한 부분적으로라도 - 줄일 수 있습니다.
2588 드라이버의 인터럽트 루틴이 실행 중인 동안, 해당 드라이버의 코어는 같은 CPU 에서
2589 수행되지 않을 것이며, 현재의 인터럽트가 처리되는 중에는 또다시 인터럽트가
2590 일어나지 못하도록 되어 있으니 인터럽트 핸들러는 그에 대해서는 락을 잡지 않아도
2591 됩니다.
2593 하지만, 어드레스 레지스터와 데이터 레지스터를 갖는 이더넷 카드를 다루는
2594 드라이버를 생각해 봅시다. 만약 이 드라이버의 코어가 인터럽트를 비활성화시킨
2595 채로 이더넷 카드와 대화하고 드라이버의 인터럽트 핸들러가 호출되었다면:
2597 LOCAL IRQ DISABLE
2598 writew(ADDR, 3);
2599 writew(DATA, y);
2600 LOCAL IRQ ENABLE
2601 <interrupt>
2602 writew(ADDR, 4);
2603 q = readw(DATA);
2604 </interrupt>
2606 만약 순서 규칙이 충분히 완화되어 있다면 데이터 레지스터에의 스토어는 어드레스
2607 레지스터에 두번째로 행해지는 스토어 뒤에 일어날 수도 있습니다:
2609 STORE *ADDR = 3, STORE *ADDR = 4, STORE *DATA = y, q = LOAD *DATA
2612 만약 순서 규칙이 충분히 완화되어 있고 묵시적으로든 명시적으로든 배리어가
2613 사용되지 않았다면 인터럽트 비활성화 섹션에서 일어난 액세스가 바깥으로 새어서
2614 인터럽트 내에서 일어난 액세스와 섞일 수 있다고 - 그리고 그 반대도 - 가정해야만
2615 합니다.
2617 그런 영역 안에서 일어나는 I/O 액세스들은 엄격한 순서 규칙의 I/O 레지스터에
2618 묵시적 I/O 배리어를 형성하는 동기적 (synchronous) 로드 오퍼레이션을 포함하기
2619 때문에 일반적으로는 이런게 문제가 되지 않습니다. 만약 이걸로는 충분치 않다면
2620 mmiowb() 가 명시적으로 사용될 필요가 있습니다.
2623 하나의 인터럽트 루틴과 별도의 CPU 에서 수행중이며 서로 통신을 하는 두 루틴
2624 사이에도 비슷한 상황이 일어날 수 있습니다. 만약 그런 경우가 발생할 가능성이
2625 있다면, 순서를 보장하기 위해 인터럽트 비활성화 락이 사용되어져야만 합니다.
2628 ======================
2629 커널 I/O 배리어의 효과
2630 ======================
2632 I/O 메모리에 액세스할 때, 드라이버는 적절한 액세스 함수를 사용해야 합니다:
2634 (*) inX(), outX():
2636 이것들은 메모리 공간보다는 I/O 공간에 이야기를 하려는 의도로
2637 만들어졌습니다만, 그건 기본적으로 CPU 마다 다른 컨셉입니다. i386 과
2638 x86_64 프로세서들은 특별한 I/O 공간 액세스 사이클과 명령어를 실제로 가지고
2639 있지만, 다른 많은 CPU 들에는 그런 컨셉이 존재하지 않습니다.
2641 다른 것들 중에서도 PCI 버스가 I/O 공간 컨셉을 정의하는데, 이는 - i386 과
2642 x86_64 같은 CPU 에서 - CPU 의 I/O 공간 컨셉으로 쉽게 매치됩니다. 하지만,
2643 대체할 I/O 공간이 없는 CPU 에서는 CPU 의 메모리 맵의 가상 I/O 공간으로
2644 매핑될 수도 있습니다.
2646 이 공간으로의 액세스는 (i386 등에서는) 완전하게 동기화 됩니다만, 중간의
2647 (PCI 호스트 브리지와 같은) 브리지들은 이를 완전히 보장하진 않을수도
2648 있습니다.
2650 이것들의 상호간의 순서는 완전하게 보장됩니다.
2652 다른 타입의 메모리 오퍼레이션, I/O 오퍼레이션에 대한 순서는 완전하게
2653 보장되지는 않습니다.
2655 (*) readX(), writeX():
2657 이것들이 수행 요청되는 CPU 에서 서로에게 완전히 순서가 맞춰지고 독립적으로
2658 수행되는지에 대한 보장 여부는 이들이 액세스 하는 메모리 윈도우에 정의된
2659 특성에 의해 결정됩니다. 예를 들어, 최신의 i386 아키텍쳐 머신에서는 MTRR
2660 레지스터로 이 특성이 조정됩니다.
2662 일반적으로는, 프리페치 (prefetch) 가능한 디바이스를 액세스 하는게
2663 아니라면, 이것들은 완전히 순서가 맞춰지고 결합되지 않게 보장될 겁니다.
2665 하지만, (PCI 브리지와 같은) 중간의 하드웨어는 자신이 원한다면 집행을
2666 연기시킬 수 있습니다; 스토어 명령을 실제로 하드웨어로 내려보내기(flush)
2667 위해서는 같은 위치로부터 로드를 하는 방법이 있습니다만[*], PCI 의 경우는
2668 같은 디바이스나 환경 구성 영역에서의 로드만으로도 충분할 겁니다.
2670 [*] 주의! 쓰여진 것과 같은 위치로부터의 로드를 시도하는 것은 오동작을
2671 일으킬 수도 있습니다 - 예로 16650 Rx/Tx 시리얼 레지스터를 생각해
2672 보세요.
2674 프리페치 가능한 I/O 메모리가 사용되면, 스토어 명령들이 순서를 지키도록
2675 하기 위해 mmiowb() 배리어가 필요할 수 있습니다.
2677 PCI 트랜잭션 사이의 상호작용에 대해 더 많은 정보를 위해선 PCI 명세서를
2678 참고하시기 바랍니다.
2680 (*) readX_relaxed(), writeX_relaxed()
2682 이것들은 readX() 와 writeX() 랑 비슷하지만, 더 완화된 메모리 순서 보장을
2683 제공합니다. 구체적으로, 이것들은 일반적 메모리 액세스 (예: DMA 버퍼) 에도
2684 LOCK 이나 UNLOCK 오퍼레이션들에도 순서를 보장하지 않습니다. LOCK 이나
2685 UNLOCK 오퍼레이션들에 맞춰지는 순서가 필요하다면, mmiowb() 배리어가 사용될
2686 수 있습니다. 같은 주변 장치에의 완화된 액세스끼리는 순서가 지켜짐을 알아
2687 두시기 바랍니다.
2689 (*) ioreadX(), iowriteX()
2691 이것들은 inX()/outX() 나 readX()/writeX() 처럼 실제로 수행하는 액세스의
2692 종류에 따라 적절하게 수행될 것입니다.
2695 ===================================
2696 가정되는 가장 완화된 실행 순서 모델
2697 ===================================
2699 컨셉적으로 CPU 는 주어진 프로그램에 대해 프로그램 그 자체에는 인과성 (program
2700 causality) 을 지키는 것처럼 보이게 하지만 일반적으로는 순서를 거의 지켜주지
2701 않는다고 가정되어야만 합니다. (i386 이나 x86_64 같은) 일부 CPU 들은 코드
2702 재배치에 (powerpc 나 frv 와 같은) 다른 것들에 비해 강한 제약을 갖지만, 아키텍쳐
2703 종속적 코드 이외의 코드에서는 순서에 대한 제약이 가장 완화된 경우 (DEC Alpha)
2704 를 가정해야 합니다.
2706 이 말은, CPU 에게 주어지는 인스트럭션 스트림 내의 한 인스트럭션이 앞의
2707 인스트럭션에 종속적이라면 앞의 인스트럭션은 뒤의 종속적 인스트럭션이 실행되기
2708 전에 완료[*]될 수 있어야 한다는 제약 (달리 말해서, 인과성이 지켜지는 것으로
2709 보이게 함) 외에는 자신이 원하는 순서대로 - 심지어 병렬적으로도 - 그 스트림을
2710 실행할 수 있음을 의미합니다
2712 [*] 일부 인스트럭션은 하나 이상의 영향 - 조건 코드를 바꾼다던지, 레지스터나
2713 메모리를 바꾼다던지 - 을 만들어내며, 다른 인스트럭션은 다른 효과에
2714 종속적일 수 있습니다.
2716 CPU 는 최종적으로 아무 효과도 만들지 않는 인스트럭션 시퀀스는 없애버릴 수도
2717 있습니다. 예를 들어, 만약 두개의 연속되는 인스트럭션이 둘 다 같은 레지스터에
2718 직접적인 값 (immediate value) 을 집어넣는다면, 첫번째 인스트럭션은 버려질 수도
2719 있습니다.
2722 비슷하게, 컴파일러 역시 프로그램의 인과성만 지켜준다면 인스트럭션 스트림을
2723 자신이 보기에 올바르다 생각되는대로 재배치 할 수 있습니다.
2726 ===============
2727 CPU 캐시의 영향
2728 ===============
2730 캐시된 메모리 오퍼레이션들이 시스템 전체에 어떻게 인지되는지는 CPU 와 메모리
2731 사이에 존재하는 캐시들, 그리고 시스템 상태의 일관성을 관리하는 메모리 일관성
2732 시스템에 상당 부분 영향을 받습니다.
2734 한 CPU 가 시스템의 다른 부분들과 캐시를 통해 상호작용한다면, 메모리 시스템은
2735 CPU 의 캐시들을 포함해야 하며, CPU 와 CPU 자신의 캐시 사이에서의 동작을 위한
2736 메모리 배리어를 가져야 합니다. (메모리 배리어는 논리적으로는 다음 그림의
2737 점선에서 동작합니다):
2739 <--- CPU ---> : <----------- Memory ----------->
2740 :
2741 +--------+ +--------+ : +--------+ +-----------+
2742 | | | | : | | | | +--------+
2743 | CPU | | Memory | : | CPU | | | | |
2744 | Core |--->| Access |----->| Cache |<-->| | | |
2745 | | | Queue | : | | | |--->| Memory |
2746 | | | | : | | | | | |
2747 +--------+ +--------+ : +--------+ | | | |
2748 : | Cache | +--------+
2749 : | Coherency |
2750 : | Mechanism | +--------+
2751 +--------+ +--------+ : +--------+ | | | |
2752 | | | | : | | | | | |
2753 | CPU | | Memory | : | CPU | | |--->| Device |
2754 | Core |--->| Access |----->| Cache |<-->| | | |
2755 | | | Queue | : | | | | | |
2756 | | | | : | | | | +--------+
2757 +--------+ +--------+ : +--------+ +-----------+
2758 :
2759 :
2761 특정 로드나 스토어는 해당 오퍼레이션을 요청한 CPU 의 캐시 내에서 동작을 완료할
2762 수도 있기 때문에 해당 CPU 의 바깥에는 보이지 않을 수 있지만, 다른 CPU 가 관심을
2763 갖는다면 캐시 일관성 메커니즘이 해당 캐시라인을 해당 CPU 에게 전달하고, 해당
2764 메모리 영역에 대한 오퍼레이션이 발생할 때마다 그 영향을 전파시키기 때문에, 해당
2765 오퍼레이션은 메모리에 실제로 액세스를 한것처럼 나타날 것입니다.
2767 CPU 코어는 프로그램의 인과성이 유지된다고만 여겨진다면 인스트럭션들을 어떤
2768 순서로든 재배치해서 수행할 수 있습니다. 일부 인스트럭션들은 로드나 스토어
2769 오퍼레이션을 만드는데 이 오퍼레이션들은 이후 수행될 메모리 액세스 큐에 들어가게
2770 됩니다. 코어는 이 오퍼레이션들을 해당 큐에 어떤 순서로든 원하는대로 넣을 수
2771 있고, 다른 인스트럭션의 완료를 기다리도록 강제되기 전까지는 수행을 계속합니다.
2773 메모리 배리어가 하는 일은 CPU 쪽에서 메모리 쪽으로 넘어가는 액세스들의 순서,
2774 그리고 그 액세스의 결과가 시스템의 다른 관찰자들에게 인지되는 순서를 제어하는
2775 것입니다.
2777 [!] CPU 들은 항상 그들 자신의 로드와 스토어는 프로그램 순서대로 일어난 것으로
2778 보기 때문에, 주어진 CPU 내에서는 메모리 배리어를 사용할 필요가 _없습니다_.
2780 [!] MMIO 나 다른 디바이스 액세스들은 캐시 시스템을 우회할 수도 있습니다. 우회
2781 여부는 디바이스가 액세스 되는 메모리 윈도우의 특성에 의해 결정될 수도 있고, CPU
2782 가 가지고 있을 수 있는 특수한 디바이스 통신 인스트럭션의 사용에 의해서 결정될
2783 수도 있습니다.
2786 캐시 일관성
2787 -----------
2789 하지만 삶은 앞에서 이야기한 것처럼 단순하지 않습니다: 캐시들은 일관적일 것으로
2790 기대되지만, 그 일관성이 순서에도 적용될 거라는 보장은 없습니다. 한 CPU 에서
2791 만들어진 변경 사항은 최종적으로는 시스템의 모든 CPU 에게 보여지게 되지만, 다른
2792 CPU 들에게도 같은 순서로 보이게 될 거라는 보장은 없다는 뜻입니다.
2795 두개의 CPU (1 & 2) 가 달려 있고, 각 CPU 에 두개의 데이터 캐시(CPU 1 은 A/B 를,
2796 CPU 2 는 C/D 를 갖습니다)가 병렬로 연결되어 있는 시스템을 다룬다고 생각해
2797 봅시다:
2799 :
2800 : +--------+
2801 : +---------+ | |
2802 +--------+ : +--->| Cache A |<------->| |
2803 | | : | +---------+ | |
2804 | CPU 1 |<---+ | |
2805 | | : | +---------+ | |
2806 +--------+ : +--->| Cache B |<------->| |
2807 : +---------+ | |
2808 : | Memory |
2809 : +---------+ | System |
2810 +--------+ : +--->| Cache C |<------->| |
2811 | | : | +---------+ | |
2812 | CPU 2 |<---+ | |
2813 | | : | +---------+ | |
2814 +--------+ : +--->| Cache D |<------->| |
2815 : +---------+ | |
2816 : +--------+
2817 :
2819 이 시스템이 다음과 같은 특성을 갖는다 생각해 봅시다:
2821 (*) 홀수번 캐시라인은 캐시 A, 캐시 C 또는 메모리에 위치할 수 있음;
2823 (*) 짝수번 캐시라인은 캐시 B, 캐시 D 또는 메모리에 위치할 수 있음;
2825 (*) CPU 코어가 한개의 캐시에 접근하는 동안, 다른 캐시는 - 더티 캐시라인을
2826 메모리에 내리거나 추측성 로드를 하거나 하기 위해 - 시스템의 다른 부분에
2827 액세스 하기 위해 버스를 사용할 수 있음;
2829 (*) 각 캐시는 시스템의 나머지 부분들과 일관성을 맞추기 위해 해당 캐시에
2830 적용되어야 할 오퍼레이션들의 큐를 가짐;
2832 (*) 이 일관성 큐는 캐시에 이미 존재하는 라인에 가해지는 평범한 로드에 의해서는
2833 비워지지 않는데, 큐의 오퍼레이션들이 이 로드의 결과에 영향을 끼칠 수 있다
2834 할지라도 그러함.
2836 이제, 첫번째 CPU 에서 두개의 쓰기 오퍼레이션을 만드는데, 해당 CPU 의 캐시에
2837 요청된 순서로 오퍼레이션이 도달됨을 보장하기 위해 두 오퍼레이션 사이에 쓰기
2838 배리어를 사용하는 상황을 상상해 봅시다:
2840 CPU 1 CPU 2 COMMENT
2841 =============== =============== =======================================
2842 u == 0, v == 1 and p == &u, q == &u
2843 v = 2;
2844 smp_wmb(); v 의 변경이 p 의 변경 전에 보일 것을
2845 분명히 함
2846 <A:modify v=2> v 는 이제 캐시 A 에 독점적으로 존재함
2847 p = &v;
2848 <B:modify p=&v> p 는 이제 캐시 B 에 독점적으로 존재함
2850 여기서의 쓰기 메모리 배리어는 CPU 1 의 캐시가 올바른 순서로 업데이트 된 것으로
2851 시스템의 다른 CPU 들이 인지하게 만듭니다. 하지만, 이제 두번째 CPU 가 그 값들을
2852 읽으려 하는 상황을 생각해 봅시다:
2854 CPU 1 CPU 2 COMMENT
2855 =============== =============== =======================================
2856 ...
2857 q = p;
2858 x = *q;
2860 위의 두개의 읽기 오퍼레이션은 예상된 순서로 일어나지 못할 수 있는데, 두번째 CPU
2861 의 한 캐시에 다른 캐시 이벤트가 발생해 v 를 담고 있는 캐시라인의 해당 캐시에의
2862 업데이트가 지연되는 사이, p 를 담고 있는 캐시라인은 두번째 CPU 의 다른 캐시에
2863 업데이트 되어버렸을 수 있기 때문입니다.
2865 CPU 1 CPU 2 COMMENT
2866 =============== =============== =======================================
2867 u == 0, v == 1 and p == &u, q == &u
2868 v = 2;
2869 smp_wmb();
2870 <A:modify v=2> <C:busy>
2871 <C:queue v=2>
2872 p = &v; q = p;
2873 <D:request p>
2874 <B:modify p=&v> <D:commit p=&v>
2875 <D:read p>
2876 x = *q;
2877 <C:read *q> 캐시에 업데이트 되기 전의 v 를 읽음
2878 <C:unbusy>
2879 <C:commit v=2>
2881 기본적으로, 두개의 캐시라인 모두 CPU 2 에 최종적으로는 업데이트 될 것이지만,
2882 별도의 개입 없이는, 업데이트의 순서가 CPU 1 에서 만들어진 순서와 동일할
2883 것이라는 보장이 없습니다.
2886 여기에 개입하기 위해선, 데이터 의존성 배리어나 읽기 배리어를 로드 오퍼레이션들
2887 사이에 넣어야 합니다. 이렇게 함으로써 캐시가 다음 요청을 처리하기 전에 일관성
2888 큐를 처리하도록 강제하게 됩니다.
2890 CPU 1 CPU 2 COMMENT
2891 =============== =============== =======================================
2892 u == 0, v == 1 and p == &u, q == &u
2893 v = 2;
2894 smp_wmb();
2895 <A:modify v=2> <C:busy>
2896 <C:queue v=2>
2897 p = &v; q = p;
2898 <D:request p>
2899 <B:modify p=&v> <D:commit p=&v>
2900 <D:read p>
2901 smp_read_barrier_depends()
2902 <C:unbusy>
2903 <C:commit v=2>
2904 x = *q;
2905 <C:read *q> 캐시에 업데이트 된 v 를 읽음
2908 이런 부류의 문제는 DEC Alpha 계열 프로세서들에서 발견될 수 있는데, 이들은
2909 데이터 버스를 좀 더 잘 사용해 성능을 개선할 수 있는, 분할된 캐시를 가지고 있기
2910 때문입니다. 대부분의 CPU 는 하나의 읽기 오퍼레이션의 메모리 액세스가 다른 읽기
2911 오퍼레이션에 의존적이라면 데이터 의존성 배리어를 내포시킵니다만, 모두가 그런건
2912 아니기 때문에 이점에 의존해선 안됩니다.
2914 다른 CPU 들도 분할된 캐시를 가지고 있을 수 있지만, 그런 CPU 들은 평범한 메모리
2915 액세스를 위해서도 이 분할된 캐시들 사이의 조정을 해야만 합니다. Alpha 는 가장
2916 약한 메모리 순서 시맨틱 (semantic) 을 선택함으로써 메모리 배리어가 명시적으로
2917 사용되지 않았을 때에는 그런 조정이 필요하지 않게 했습니다.
2920 캐시 일관성 VS DMA
2921 ------------------
2923 모든 시스템이 DMA 를 하는 디바이스에 대해서까지 캐시 일관성을 유지하지는
2924 않습니다. 그런 경우, DMA 를 시도하는 디바이스는 RAM 으로부터 잘못된 데이터를
2925 읽을 수 있는데, 더티 캐시 라인이 CPU 의 캐시에 머무르고 있고, 바뀐 값이 아직
2926 RAM 에 써지지 않았을 수 있기 때문입니다. 이 문제를 해결하기 위해선, 커널의
2927 적절한 부분에서 각 CPU 캐시의 문제되는 비트들을 플러시 (flush) 시켜야만 합니다
2928 (그리고 그것들을 무효화 - invalidation - 시킬 수도 있겠죠).
2930 또한, 디바이스에 의해 RAM 에 DMA 로 쓰여진 값은 디바이스가 쓰기를 완료한 후에
2931 CPU 의 캐시에서 RAM 으로 쓰여지는 더티 캐시 라인에 의해 덮어써질 수도 있고, CPU
2932 의 캐시에 존재하는 캐시 라인이 해당 캐시에서 삭제되고 다시 값을 읽어들이기
2933 전까지는 RAM 이 업데이트 되었다는 사실 자체가 숨겨져 버릴 수도 있습니다. 이
2934 문제를 해결하기 위해선, 커널의 적절한 부분에서 각 CPU 의 캐시 안의 문제가 되는
2935 비트들을 무효화 시켜야 합니다.
2937 캐시 관리에 대한 더 많은 정보를 위해선 Documentation/cachetlb.txt 를
2938 참고하세요.
2941 캐시 일관성 VS MMIO
2942 -------------------
2944 Memory mapped I/O 는 일반적으로 CPU 의 메모리 공간 내의 한 윈도우의 특정 부분
2945 내의 메모리 지역에 이루어지는데, 이 윈도우는 일반적인, RAM 으로 향하는
2946 윈도우와는 다른 특성을 갖습니다.
2948 그런 특성 가운데 하나는, 일반적으로 그런 액세스는 캐시를 완전히 우회하고
2949 디바이스 버스로 곧바로 향한다는 것입니다. 이 말은 MMIO 액세스는 먼저
2950 시작되어서 캐시에서 완료된 메모리 액세스를 추월할 수 있다는 뜻입니다. 이런
2951 경우엔 메모리 배리어만으로는 충분치 않고, 만약 캐시된 메모리 쓰기 오퍼레이션과
2952 MMIO 액세스가 어떤 방식으로든 의존적이라면 해당 캐시는 두 오퍼레이션 사이에
2953 비워져(flush)야만 합니다.
2956 ======================
2957 CPU 들이 저지르는 일들
2958 ======================
2960 프로그래머는 CPU 가 메모리 오퍼레이션들을 정확히 요청한대로 수행해 줄 것이라고
2961 생각하는데, 예를 들어 다음과 같은 코드를 CPU 에게 넘긴다면:
2963 a = READ_ONCE(*A);
2964 WRITE_ONCE(*B, b);
2965 c = READ_ONCE(*C);
2966 d = READ_ONCE(*D);
2967 WRITE_ONCE(*E, e);
2969 CPU 는 다음 인스트럭션을 처리하기 전에 현재의 인스트럭션을 위한 메모리
2970 오퍼레이션을 완료할 것이라 생각하고, 따라서 시스템 외부에서 관찰하기에도 정해진
2971 순서대로 오퍼레이션이 수행될 것으로 예상합니다:
2973 LOAD *A, STORE *B, LOAD *C, LOAD *D, STORE *E.
2976 당연하지만, 실제로는 훨씬 엉망입니다. 많은 CPU 와 컴파일러에서 앞의 가정은
2977 성립하지 못하는데 그 이유는 다음과 같습니다:
2979 (*) 로드 오퍼레이션들은 실행을 계속 해나가기 위해 곧바로 완료될 필요가 있는
2980 경우가 많은 반면, 스토어 오퍼레이션들은 종종 별다른 문제 없이 유예될 수
2981 있습니다;
2983 (*) 로드 오퍼레이션들은 예측적으로 수행될 수 있으며, 필요없는 로드였다고
2984 증명된 예측적 로드의 결과는 버려집니다;
2986 (*) 로드 오퍼레이션들은 예측적으로 수행될 수 있으므로, 예상된 이벤트의
2987 시퀀스와 다른 시간에 로드가 이뤄질 수 있습니다;
2989 (*) 메모리 액세스 순서는 CPU 버스와 캐시를 좀 더 잘 사용할 수 있도록 재배치
2990 될 수 있습니다;
2992 (*) 로드와 스토어는 인접한 위치에의 액세스들을 일괄적으로 처리할 수 있는
2993 메모리나 I/O 하드웨어 (메모리와 PCI 디바이스 둘 다 이게 가능할 수
2994 있습니다) 에 대해 요청되는 경우, 개별 오퍼레이션을 위한 트랜잭션 설정
2995 비용을 아끼기 위해 조합되어 실행될 수 있습니다; 그리고
2997 (*) 해당 CPU 의 데이터 캐시가 순서에 영향을 끼칠 수도 있고, 캐시 일관성
2998 메커니즘이 - 스토어가 실제로 캐시에 도달한다면 - 이 문제를 완화시킬 수는
2999 있지만 이 일관성 관리가 다른 CPU 들에도 같은 순서로 전달된다는 보장은
3000 없습니다.
3002 따라서, 앞의 코드에 대해 다른 CPU 가 보는 결과는 다음과 같을 수 있습니다:
3004 LOAD *A, ..., LOAD {*C,*D}, STORE *E, STORE *B
3006 ("LOAD {*C,*D}" 는 조합된 로드입니다)
3009 하지만, CPU 는 스스로는 일관적일 것을 보장합니다: CPU _자신_ 의 액세스들은
3010 자신에게는 메모리 배리어가 없음에도 불구하고 정확히 순서 세워진 것으로 보여질
3011 것입니다. 예를 들어 다음의 코드가 주어졌다면:
3013 U = READ_ONCE(*A);
3014 WRITE_ONCE(*A, V);
3015 WRITE_ONCE(*A, W);
3016 X = READ_ONCE(*A);
3017 WRITE_ONCE(*A, Y);
3018 Z = READ_ONCE(*A);
3020 그리고 외부의 영향에 의한 간섭이 없다고 가정하면, 최종 결과는 다음과 같이
3021 나타날 것이라고 예상될 수 있습니다:
3023 U == *A 의 최초 값
3024 X == W
3025 Z == Y
3026 *A == Y
3028 앞의 코드는 CPU 가 다음의 메모리 액세스 시퀀스를 만들도록 할겁니다:
3030 U=LOAD *A, STORE *A=V, STORE *A=W, X=LOAD *A, STORE *A=Y, Z=LOAD *A
3032 하지만, 별다른 개입이 없고 프로그램의 시야에 이 세상이 여전히 일관적이라고
3033 보인다는 보장만 지켜진다면 이 시퀀스는 어떤 조합으로든 재구성될 수 있으며, 각
3034 액세스들은 합쳐지거나 버려질 수 있습니다. 일부 아키텍쳐에서 CPU 는 같은 위치에
3035 대한 연속적인 로드 오퍼레이션들을 재배치 할 수 있기 때문에 앞의 예에서의
3036 READ_ONCE() 와 WRITE_ONCE() 는 반드시 존재해야 함을 알아두세요. 그런 종류의
3037 아키텍쳐에서 READ_ONCE() 와 WRITE_ONCE() 는 이 문제를 막기 위해 필요한 일을
3038 뭐가 됐든지 하게 되는데, 예를 들어 Itanium 에서는 READ_ONCE() 와 WRITE_ONCE()
3039 가 사용하는 volatile 캐스팅은 GCC 가 그런 재배치를 방지하는 특수 인스트럭션인
3040 ld.acq 와 stl.rel 인스트럭션을 각각 만들어 내도록 합니다.
3042 컴파일러 역시 이 시퀀스의 액세스들을 CPU 가 보기도 전에 합치거나 버리거나 뒤로
3043 미뤄버릴 수 있습니다.
3045 예를 들어:
3047 *A = V;
3048 *A = W;
3050 는 다음과 같이 변형될 수 있습니다:
3052 *A = W;
3054 따라서, 쓰기 배리어나 WRITE_ONCE() 가 없다면 *A 로의 V 값의 저장의 효과는
3055 사라진다고 가정될 수 있습니다. 비슷하게:
3057 *A = Y;
3058 Z = *A;
3060 는, 메모리 배리어나 READ_ONCE() 와 WRITE_ONCE() 없이는 다음과 같이 변형될 수
3061 있습니다:
3063 *A = Y;
3064 Z = Y;
3066 그리고 이 LOAD 오퍼레이션은 CPU 바깥에는 아예 보이지 않습니다.
3069 그리고, ALPHA 가 있다
3070 ---------------------
3072 DEC Alpha CPU 는 가장 완화된 메모리 순서의 CPU 중 하나입니다. 뿐만 아니라,
3073 Alpha CPU 의 일부 버전은 분할된 데이터 캐시를 가지고 있어서, 의미적으로
3074 관계되어 있는 두개의 캐시 라인이 서로 다른 시간에 업데이트 되는게 가능합니다.
3075 이게 데이터 의존성 배리어가 정말 필요해지는 부분인데, 데이터 의존성 배리어는
3076 메모리 일관성 시스템과 함께 두개의 캐시를 동기화 시켜서, 포인터 변경과 새로운
3077 데이터의 발견을 올바른 순서로 일어나게 하기 때문입니다.
3079 리눅스 커널의 메모리 배리어 모델은 Alpha 에 기초해서 정의되었습니다.
3081 위의 "캐시 일관성" 서브섹션을 참고하세요.
3084 가상 머신 게스트
3085 ----------------
3087 가상 머신에서 동작하는 게스트들은 게스트 자체는 SMP 지원 없이 컴파일 되었다
3088 해도 SMP 영향을 받을 수 있습니다. 이건 UP 커널을 사용하면서 SMP 호스트와
3089 결부되어 발생하는 부작용입니다. 이 경우에는 mandatory 배리어를 사용해서 문제를
3090 해결할 수 있겠지만 그런 해결은 대부분의 경우 최적의 해결책이 아닙니다.
3092 이 문제를 완벽하게 해결하기 위해, 로우 레벨의 virt_mb() 등의 매크로를 사용할 수
3093 있습니다. 이것들은 SMP 가 활성화 되어 있다면 smp_mb() 등과 동일한 효과를
3094 갖습니다만, SMP 와 SMP 아닌 시스템 모두에 대해 동일한 코드를 만들어냅니다.
3095 예를 들어, 가상 머신 게스트들은 (SMP 일 수 있는) 호스트와 동기화를 할 때에는
3096 smp_mb() 가 아니라 virt_mb() 를 사용해야 합니다.
3098 이것들은 smp_mb() 류의 것들과 모든 부분에서 동일하며, 특히, MMIO 의 영향에
3099 대해서는 간여하지 않습니다: MMIO 의 영향을 제어하려면, mandatory 배리어를
3100 사용하시기 바랍니다.
3103 =======
3104 사용 예
3105 =======
3107 순환식 버퍼
3108 -----------
3110 메모리 배리어는 순환식 버퍼를 생성자(producer)와 소비자(consumer) 사이의
3111 동기화에 락을 사용하지 않고 구현하는데에 사용될 수 있습니다. 더 자세한 내용을
3112 위해선 다음을 참고하세요:
3114 Documentation/circular-buffers.txt
3117 =========
3118 참고 문헌
3119 =========
3121 Alpha AXP Architecture Reference Manual, Second Edition (Sites & Witek,
3122 Digital Press)
3123 Chapter 5.2: Physical Address Space Characteristics
3124 Chapter 5.4: Caches and Write Buffers
3125 Chapter 5.5: Data Sharing
3126 Chapter 5.6: Read/Write Ordering
3128 AMD64 Architecture Programmer's Manual Volume 2: System Programming
3129 Chapter 7.1: Memory-Access Ordering
3130 Chapter 7.4: Buffering and Combining Memory Writes
3132 IA-32 Intel Architecture Software Developer's Manual, Volume 3:
3133 System Programming Guide
3134 Chapter 7.1: Locked Atomic Operations
3135 Chapter 7.2: Memory Ordering
3136 Chapter 7.4: Serializing Instructions
3138 The SPARC Architecture Manual, Version 9
3139 Chapter 8: Memory Models
3140 Appendix D: Formal Specification of the Memory Models
3141 Appendix J: Programming with the Memory Models
3143 UltraSPARC Programmer Reference Manual
3144 Chapter 5: Memory Accesses and Cacheability
3145 Chapter 15: Sparc-V9 Memory Models
3147 UltraSPARC III Cu User's Manual
3148 Chapter 9: Memory Models
3150 UltraSPARC IIIi Processor User's Manual
3151 Chapter 8: Memory Models
3153 UltraSPARC Architecture 2005
3154 Chapter 9: Memory
3155 Appendix D: Formal Specifications of the Memory Models
3157 UltraSPARC T1 Supplement to the UltraSPARC Architecture 2005
3158 Chapter 8: Memory Models
3159 Appendix F: Caches and Cache Coherency
3161 Solaris Internals, Core Kernel Architecture, p63-68:
3162 Chapter 3.3: Hardware Considerations for Locks and
3163 Synchronization
3165 Unix Systems for Modern Architectures, Symmetric Multiprocessing and Caching
3166 for Kernel Programmers:
3167 Chapter 13: Other Memory Models
3169 Intel Itanium Architecture Software Developer's Manual: Volume 1:
3170 Section 2.6: Speculation
3171 Section 4.4: Memory Access