airport: remove useless return in a function returning void
[linux/fpc-iii.git] / arch / x86 / Kconfig.cpu
blobb815664fe3700b77aa031fab7711be4128c858d1
1 # Put here option for CPU selection and depending optimization
2 if !X86_ELAN
4 choice
5         prompt "Processor family"
6         default M686 if X86_32
7         default GENERIC_CPU if X86_64
9 config M386
10         bool "386"
11         depends on X86_32 && !UML
12         ---help---
13           This is the processor type of your CPU. This information is used for
14           optimizing purposes. In order to compile a kernel that can run on
15           all x86 CPU types (albeit not optimally fast), you can specify
16           "386" here.
18           The kernel will not necessarily run on earlier architectures than
19           the one you have chosen, e.g. a Pentium optimized kernel will run on
20           a PPro, but not necessarily on a i486.
22           Here are the settings recommended for greatest speed:
23           - "386" for the AMD/Cyrix/Intel 386DX/DXL/SL/SLC/SX, Cyrix/TI
24           486DLC/DLC2, and UMC 486SX-S.  Only "386" kernels will run on a 386
25           class machine.
26           - "486" for the AMD/Cyrix/IBM/Intel 486DX/DX2/DX4 or
27           SL/SLC/SLC2/SLC3/SX/SX2 and UMC U5D or U5S.
28           - "586" for generic Pentium CPUs lacking the TSC
29           (time stamp counter) register.
30           - "Pentium-Classic" for the Intel Pentium.
31           - "Pentium-MMX" for the Intel Pentium MMX.
32           - "Pentium-Pro" for the Intel Pentium Pro.
33           - "Pentium-II" for the Intel Pentium II or pre-Coppermine Celeron.
34           - "Pentium-III" for the Intel Pentium III or Coppermine Celeron.
35           - "Pentium-4" for the Intel Pentium 4 or P4-based Celeron.
36           - "K6" for the AMD K6, K6-II and K6-III (aka K6-3D).
37           - "Athlon" for the AMD K7 family (Athlon/Duron/Thunderbird).
38           - "Crusoe" for the Transmeta Crusoe series.
39           - "Efficeon" for the Transmeta Efficeon series.
40           - "Winchip-C6" for original IDT Winchip.
41           - "Winchip-2" for IDT Winchips with 3dNow! capabilities.
42           - "GeodeGX1" for Geode GX1 (Cyrix MediaGX).
43           - "Geode GX/LX" For AMD Geode GX and LX processors.
44           - "CyrixIII/VIA C3" for VIA Cyrix III or VIA C3.
45           - "VIA C3-2" for VIA C3-2 "Nehemiah" (model 9 and above).
46           - "VIA C7" for VIA C7.
48           If you don't know what to do, choose "386".
50 config M486
51         bool "486"
52         depends on X86_32
53         help
54           Select this for a 486 series processor, either Intel or one of the
55           compatible processors from AMD, Cyrix, IBM, or Intel.  Includes DX,
56           DX2, and DX4 variants; also SL/SLC/SLC2/SLC3/SX/SX2 and UMC U5D or
57           U5S.
59 config M586
60         bool "586/K5/5x86/6x86/6x86MX"
61         depends on X86_32
62         help
63           Select this for an 586 or 686 series processor such as the AMD K5,
64           the Cyrix 5x86, 6x86 and 6x86MX.  This choice does not
65           assume the RDTSC (Read Time Stamp Counter) instruction.
67 config M586TSC
68         bool "Pentium-Classic"
69         depends on X86_32
70         help
71           Select this for a Pentium Classic processor with the RDTSC (Read
72           Time Stamp Counter) instruction for benchmarking.
74 config M586MMX
75         bool "Pentium-MMX"
76         depends on X86_32
77         help
78           Select this for a Pentium with the MMX graphics/multimedia
79           extended instructions.
81 config M686
82         bool "Pentium-Pro"
83         depends on X86_32
84         help
85           Select this for Intel Pentium Pro chips.  This enables the use of
86           Pentium Pro extended instructions, and disables the init-time guard
87           against the f00f bug found in earlier Pentiums.
89 config MPENTIUMII
90         bool "Pentium-II/Celeron(pre-Coppermine)"
91         depends on X86_32
92         help
93           Select this for Intel chips based on the Pentium-II and
94           pre-Coppermine Celeron core.  This option enables an unaligned
95           copy optimization, compiles the kernel with optimization flags
96           tailored for the chip, and applies any applicable Pentium Pro
97           optimizations.
99 config MPENTIUMIII
100         bool "Pentium-III/Celeron(Coppermine)/Pentium-III Xeon"
101         depends on X86_32
102         help
103           Select this for Intel chips based on the Pentium-III and
104           Celeron-Coppermine core.  This option enables use of some
105           extended prefetch instructions in addition to the Pentium II
106           extensions.
108 config MPENTIUMM
109         bool "Pentium M"
110         depends on X86_32
111         help
112           Select this for Intel Pentium M (not Pentium-4 M)
113           notebook chips.
115 config MPENTIUM4
116         bool "Pentium-4/Celeron(P4-based)/Pentium-4 M/older Xeon"
117         depends on X86_32
118         help
119           Select this for Intel Pentium 4 chips.  This includes the
120           Pentium 4, Pentium D, P4-based Celeron and Xeon, and
121           Pentium-4 M (not Pentium M) chips.  This option enables compile
122           flags optimized for the chip, uses the correct cache line size, and
123           applies any applicable optimizations.
125           CPUIDs: F[0-6][1-A] (in /proc/cpuinfo show = cpu family : 15 )
127           Select this for:
128             Pentiums (Pentium 4, Pentium D, Celeron, Celeron D) corename:
129                 -Willamette
130                 -Northwood
131                 -Mobile Pentium 4
132                 -Mobile Pentium 4 M
133                 -Extreme Edition (Gallatin)
134                 -Prescott
135                 -Prescott 2M
136                 -Cedar Mill
137                 -Presler
138                 -Smithfiled
139             Xeons (Intel Xeon, Xeon MP, Xeon LV, Xeon MV) corename:
140                 -Foster
141                 -Prestonia
142                 -Gallatin
143                 -Nocona
144                 -Irwindale
145                 -Cranford
146                 -Potomac
147                 -Paxville
148                 -Dempsey
151 config MK6
152         bool "K6/K6-II/K6-III"
153         depends on X86_32
154         help
155           Select this for an AMD K6-family processor.  Enables use of
156           some extended instructions, and passes appropriate optimization
157           flags to GCC.
159 config MK7
160         bool "Athlon/Duron/K7"
161         depends on X86_32
162         help
163           Select this for an AMD Athlon K7-family processor.  Enables use of
164           some extended instructions, and passes appropriate optimization
165           flags to GCC.
167 config MK8
168         bool "Opteron/Athlon64/Hammer/K8"
169         help
170           Select this for an AMD Opteron or Athlon64 Hammer-family processor.  Enables
171           use of some extended instructions, and passes appropriate optimization
172           flags to GCC.
174 config MCRUSOE
175         bool "Crusoe"
176         depends on X86_32
177         help
178           Select this for a Transmeta Crusoe processor.  Treats the processor
179           like a 586 with TSC, and sets some GCC optimization flags (like a
180           Pentium Pro with no alignment requirements).
182 config MEFFICEON
183         bool "Efficeon"
184         depends on X86_32
185         help
186           Select this for a Transmeta Efficeon processor.
188 config MWINCHIPC6
189         bool "Winchip-C6"
190         depends on X86_32
191         help
192           Select this for an IDT Winchip C6 chip.  Linux and GCC
193           treat this chip as a 586TSC with some extended instructions
194           and alignment requirements.
196 config MWINCHIP3D
197         bool "Winchip-2/Winchip-2A/Winchip-3"
198         depends on X86_32
199         help
200           Select this for an IDT Winchip-2, 2A or 3.  Linux and GCC
201           treat this chip as a 586TSC with some extended instructions
202           and alignment requirements.  Also enable out of order memory
203           stores for this CPU, which can increase performance of some
204           operations.
206 config MGEODEGX1
207         bool "GeodeGX1"
208         depends on X86_32
209         help
210           Select this for a Geode GX1 (Cyrix MediaGX) chip.
212 config MGEODE_LX
213         bool "Geode GX/LX"
214         depends on X86_32
215         help
216           Select this for AMD Geode GX and LX processors.
218 config MCYRIXIII
219         bool "CyrixIII/VIA-C3"
220         depends on X86_32
221         help
222           Select this for a Cyrix III or C3 chip.  Presently Linux and GCC
223           treat this chip as a generic 586. Whilst the CPU is 686 class,
224           it lacks the cmov extension which gcc assumes is present when
225           generating 686 code.
226           Note that Nehemiah (Model 9) and above will not boot with this
227           kernel due to them lacking the 3DNow! instructions used in earlier
228           incarnations of the CPU.
230 config MVIAC3_2
231         bool "VIA C3-2 (Nehemiah)"
232         depends on X86_32
233         help
234           Select this for a VIA C3 "Nehemiah". Selecting this enables usage
235           of SSE and tells gcc to treat the CPU as a 686.
236           Note, this kernel will not boot on older (pre model 9) C3s.
238 config MVIAC7
239         bool "VIA C7"
240         depends on X86_32
241         help
242           Select this for a VIA C7.  Selecting this uses the correct cache
243           shift and tells gcc to treat the CPU as a 686.
245 config MPSC
246         bool "Intel P4 / older Netburst based Xeon"
247         depends on X86_64
248         help
249           Optimize for Intel Pentium 4, Pentium D and older Nocona/Dempsey
250           Xeon CPUs with Intel 64bit which is compatible with x86-64.
251           Note that the latest Xeons (Xeon 51xx and 53xx) are not based on the
252           Netburst core and shouldn't use this option. You can distinguish them
253           using the cpu family field
254           in /proc/cpuinfo. Family 15 is an older Xeon, Family 6 a newer one.
256 config MCORE2
257         bool "Core 2/newer Xeon"
258         help
259           Select this for Intel Core 2 and newer Core 2 Xeons (Xeon 51xx and 53xx)
260           CPUs. You can distinguish newer from older Xeons by the CPU family
261           in /proc/cpuinfo. Newer ones have 6 and older ones 15 (not a typo)
263 config GENERIC_CPU
264         bool "Generic-x86-64"
265         depends on X86_64
266         help
267           Generic x86-64 CPU.
268           Run equally well on all x86-64 CPUs.
270 endchoice
272 config X86_GENERIC
273         bool "Generic x86 support"
274         depends on X86_32
275         help
276           Instead of just including optimizations for the selected
277           x86 variant (e.g. PII, Crusoe or Athlon), include some more
278           generic optimizations as well. This will make the kernel
279           perform better on x86 CPUs other than that selected.
281           This is really intended for distributors who need more
282           generic optimizations.
284 endif
286 config X86_CPU
287         def_bool y
288         select GENERIC_FIND_FIRST_BIT
289         select GENERIC_FIND_NEXT_BIT
292 # Define implied options from the CPU selection here
293 config X86_L1_CACHE_BYTES
294         int
295         default "128" if GENERIC_CPU || MPSC
296         default "64" if MK8 || MCORE2
297         depends on X86_64
299 config X86_INTERNODE_CACHE_BYTES
300         int
301         default "4096" if X86_VSMP
302         default X86_L1_CACHE_BYTES if !X86_VSMP
303         depends on X86_64
305 config X86_CMPXCHG
306         def_bool X86_64 || (X86_32 && !M386)
308 config X86_L1_CACHE_SHIFT
309         int
310         default "7" if MPENTIUM4 || X86_GENERIC || GENERIC_CPU || MPSC
311         default "4" if X86_ELAN || M486 || M386 || MGEODEGX1
312         default "5" if MWINCHIP3D || MWINCHIPC6 || MCRUSOE || MEFFICEON || MCYRIXIII || MK6 || MPENTIUMIII || MPENTIUMII || M686 || M586MMX || M586TSC || M586 || MVIAC3_2 || MGEODE_LX
313         default "6" if MK7 || MK8 || MPENTIUMM || MCORE2 || MVIAC7
315 config X86_XADD
316         def_bool y
317         depends on X86_32 && !M386
319 config X86_PPRO_FENCE
320         bool "PentiumPro memory ordering errata workaround"
321         depends on M686 || M586MMX || M586TSC || M586 || M486 || M386 || MGEODEGX1
322         help
323           Old PentiumPro multiprocessor systems had errata that could cause memory
324           operations to violate the x86 ordering standard in rare cases. Enabling this
325           option will attempt to work around some (but not all) occurances of
326           this problem, at the cost of much heavier spinlock and memory barrier
327           operations.
329           If unsure, say n here. Even distro kernels should think twice before enabling
330           this: there are few systems, and an unlikely bug.
332 config X86_F00F_BUG
333         def_bool y
334         depends on M586MMX || M586TSC || M586 || M486 || M386
336 config X86_WP_WORKS_OK
337         def_bool y
338         depends on !M386
340 config X86_INVLPG
341         def_bool y
342         depends on X86_32 && !M386
344 config X86_BSWAP
345         def_bool y
346         depends on X86_32 && !M386
348 config X86_POPAD_OK
349         def_bool y
350         depends on X86_32 && !M386
352 config X86_ALIGNMENT_16
353         def_bool y
354         depends on MWINCHIP3D || MWINCHIPC6 || MCYRIXIII || X86_ELAN || MK6 || M586MMX || M586TSC || M586 || M486 || MVIAC3_2 || MGEODEGX1
356 config X86_INTEL_USERCOPY
357         def_bool y
358         depends on MPENTIUM4 || MPENTIUMM || MPENTIUMIII || MPENTIUMII || M586MMX || X86_GENERIC || MK8 || MK7 || MEFFICEON || MCORE2
360 config X86_USE_PPRO_CHECKSUM
361         def_bool y
362         depends on MWINCHIP3D || MWINCHIPC6 || MCYRIXIII || MK7 || MK6 || MPENTIUM4 || MPENTIUMM || MPENTIUMIII || MPENTIUMII || M686 || MK8 || MVIAC3_2 || MEFFICEON || MGEODE_LX || MCORE2
364 config X86_USE_3DNOW
365         def_bool y
366         depends on (MCYRIXIII || MK7 || MGEODE_LX) && !UML
368 config X86_OOSTORE
369         def_bool y
370         depends on (MWINCHIP3D || MWINCHIPC6) && MTRR
373 # P6_NOPs are a relatively minor optimization that require a family >=
374 # 6 processor, except that it is broken on certain VIA chips.
375 # Furthermore, AMD chips prefer a totally different sequence of NOPs
376 # (which work on all CPUs).  In addition, it looks like Virtual PC
377 # does not understand them.
379 # As a result, disallow these if we're not compiling for X86_64 (these
380 # NOPs do work on all x86-64 capable chips); the list of processors in
381 # the right-hand clause are the cores that benefit from this optimization.
383 config X86_P6_NOP
384         def_bool y
385         depends on X86_64
386         depends on (MCORE2 || MPENTIUM4 || MPSC)
388 config X86_TSC
389         def_bool y
390         depends on ((MWINCHIP3D || MCRUSOE || MEFFICEON || MCYRIXIII || MK7 || MK6 || MPENTIUM4 || MPENTIUMM || MPENTIUMIII || MPENTIUMII || M686 || M586MMX || M586TSC || MK8 || MVIAC3_2 || MVIAC7 || MGEODEGX1 || MGEODE_LX || MCORE2) && !X86_NUMAQ) || X86_64
392 config X86_CMPXCHG64
393         def_bool y
394         depends on X86_PAE || X86_64
396 # this should be set for all -march=.. options where the compiler
397 # generates cmov.
398 config X86_CMOV
399         def_bool y
400         depends on (MK8 || MK7 || MCORE2 || MPENTIUM4 || MPENTIUMM || MPENTIUMIII || MPENTIUMII || M686 || MVIAC3_2 || MVIAC7 || MCRUSOE || MEFFICEON || X86_64)
402 config X86_MINIMUM_CPU_FAMILY
403         int
404         default "64" if X86_64
405         default "6" if X86_32 && X86_P6_NOP
406         default "4" if X86_32 && (X86_XADD || X86_CMPXCHG || X86_BSWAP || X86_WP_WORKS_OK)
407         default "3"
409 config X86_DEBUGCTLMSR
410         def_bool y
411         depends on !(MK6 || MWINCHIPC6 || MWINCHIP3D || MCYRIXIII || M586MMX || M586TSC || M586 || M486 || M386)
413 menuconfig PROCESSOR_SELECT
414         bool "Supported processor vendors" if EMBEDDED
415         help
416           This lets you choose what x86 vendor support code your kernel
417           will include.
419 config CPU_SUP_INTEL
420         default y
421         bool "Support Intel processors" if PROCESSOR_SELECT
422         help
423           This enables detection, tunings and quirks for Intel processors
425           You need this enabled if you want your kernel to run on an
426           Intel CPU. Disabling this option on other types of CPUs
427           makes the kernel a tiny bit smaller. Disabling it on an Intel
428           CPU might render the kernel unbootable.
430           If unsure, say N.
432 config CPU_SUP_CYRIX_32
433         default y
434         bool "Support Cyrix processors" if PROCESSOR_SELECT
435         depends on !64BIT
436         help
437           This enables detection, tunings and quirks for Cyrix processors
439           You need this enabled if you want your kernel to run on a
440           Cyrix CPU. Disabling this option on other types of CPUs
441           makes the kernel a tiny bit smaller. Disabling it on a Cyrix
442           CPU might render the kernel unbootable.
444           If unsure, say N.
446 config CPU_SUP_AMD
447         default y
448         bool "Support AMD processors" if PROCESSOR_SELECT
449         help
450           This enables detection, tunings and quirks for AMD processors
452           You need this enabled if you want your kernel to run on an
453           AMD CPU. Disabling this option on other types of CPUs
454           makes the kernel a tiny bit smaller. Disabling it on an AMD
455           CPU might render the kernel unbootable.
457           If unsure, say N.
459 config CPU_SUP_CENTAUR_32
460         default y
461         bool "Support Centaur processors" if PROCESSOR_SELECT
462         depends on !64BIT
463         help
464           This enables detection, tunings and quirks for Centaur processors
466           You need this enabled if you want your kernel to run on a
467           Centaur CPU. Disabling this option on other types of CPUs
468           makes the kernel a tiny bit smaller. Disabling it on a Centaur
469           CPU might render the kernel unbootable.
471           If unsure, say N.
473 config CPU_SUP_CENTAUR_64
474         default y
475         bool "Support Centaur processors" if PROCESSOR_SELECT
476         depends on 64BIT
477         help
478           This enables detection, tunings and quirks for Centaur processors
480           You need this enabled if you want your kernel to run on a
481           Centaur CPU. Disabling this option on other types of CPUs
482           makes the kernel a tiny bit smaller. Disabling it on a Centaur
483           CPU might render the kernel unbootable.
485           If unsure, say N.
487 config CPU_SUP_TRANSMETA_32
488         default y
489         bool "Support Transmeta processors" if PROCESSOR_SELECT
490         depends on !64BIT
491         help
492           This enables detection, tunings and quirks for Transmeta processors
494           You need this enabled if you want your kernel to run on a
495           Transmeta CPU. Disabling this option on other types of CPUs
496           makes the kernel a tiny bit smaller. Disabling it on a Transmeta
497           CPU might render the kernel unbootable.
499           If unsure, say N.
501 config CPU_SUP_UMC_32
502         default y
503         bool "Support UMC processors" if PROCESSOR_SELECT
504         depends on !64BIT
505         help
506           This enables detection, tunings and quirks for UMC processors
508           You need this enabled if you want your kernel to run on a
509           UMC CPU. Disabling this option on other types of CPUs
510           makes the kernel a tiny bit smaller. Disabling it on a UMC
511           CPU might render the kernel unbootable.
513           If unsure, say N.
515 config X86_DS
516         def_bool X86_PTRACE_BTS
517         depends on X86_DEBUGCTLMSR
519 config X86_PTRACE_BTS
520         bool "Branch Trace Store"
521         default y
522         depends on X86_DEBUGCTLMSR
523         help
524           This adds a ptrace interface to the hardware's branch trace store.
526           Debuggers may use it to collect an execution trace of the debugged
527           application in order to answer the question 'how did I get here?'.
528           Debuggers may trace user mode as well as kernel mode.
530           Say Y unless there is no application development on this machine
531           and you want to save a small amount of code size.