[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / AArch64 / cond-br-tuning.ll
blobd966acbebfddb8fe3a6b8ed28f7c9f0ff6f9e93d
1 ; RUN: llc < %s -O3 -mtriple=aarch64-eabi -verify-machineinstrs | FileCheck %s
3 target datalayout = "e-m:e-i8:8:32-i16:16:32-i64:64-i128:128-n32:64-S128"
4 target triple = "aarch64-linaro-linux-gnueabi"
6 ; CMN is an alias of ADDS.
7 ; CHECK-LABEL: test_add_cbz:
8 ; CHECK: cmn w0, w1
9 ; CHECK: b.eq
10 ; CHECK: ret
11 define void @test_add_cbz(i32 %a, i32 %b, i32* %ptr) {
12   %c = add nsw i32 %a, %b
13   %d = icmp ne i32 %c, 0
14   br i1 %d, label %L1, label %L2
15 L1:
16   store i32 0, i32* %ptr, align 4
17   ret void
18 L2:
19   store i32 1, i32* %ptr, align 4
20   ret void
23 ; CHECK-LABEL: test_add_cbz_multiple_use:
24 ; CHECK: adds
25 ; CHECK: b.eq
26 ; CHECK: ret
27 define void @test_add_cbz_multiple_use(i32 %a, i32 %b, i32* %ptr) {
28   %c = add nsw i32 %a, %b
29   %d = icmp ne i32 %c, 0
30   br i1 %d, label %L1, label %L2
31 L1:
32   store i32 0, i32* %ptr, align 4
33   ret void
34 L2:
35   store i32 %c, i32* %ptr, align 4
36   ret void
39 ; CHECK-LABEL: test_add_cbz_64:
40 ; CHECK: cmn x0, x1
41 ; CHECK: b.eq
42 define void @test_add_cbz_64(i64 %a, i64 %b, i64* %ptr) {
43   %c = add nsw i64 %a, %b
44   %d = icmp ne i64 %c, 0
45   br i1 %d, label %L1, label %L2
46 L1:
47   store i64 0, i64* %ptr, align 4
48   ret void
49 L2:
50   store i64 1, i64* %ptr, align 4
51   ret void
54 ; CHECK-LABEL: test_and_cbz:
55 ; CHECK: tst w0, #0x6
56 ; CHECK: b.eq
57 define void @test_and_cbz(i32 %a, i32* %ptr) {
58   %c = and i32 %a, 6
59   %d = icmp ne i32 %c, 0
60   br i1 %d, label %L1, label %L2
61 L1:
62   store i32 0, i32* %ptr, align 4
63   ret void
64 L2:
65   store i32 1, i32* %ptr, align 4
66   ret void
69 ; CHECK-LABEL: test_bic_cbnz:
70 ; CHECK: bics wzr, w1, w0
71 ; CHECK: b.ne
72 define void @test_bic_cbnz(i32 %a, i32 %b, i32* %ptr) {
73   %c = and i32 %a, %b
74   %d = icmp eq i32 %c, %b
75   br i1 %d, label %L1, label %L2
76 L1:
77   store i32 0, i32* %ptr, align 4
78   ret void
79 L2:
80   store i32 1, i32* %ptr, align 4
81   ret void
84 ; CHECK-LABEL: test_add_tbz:
85 ; CHECK: adds
86 ; CHECK: b.pl
87 ; CHECK: ret
88 define void @test_add_tbz(i32 %a, i32 %b, i32* %ptr) {
89 entry:
90   %add = add nsw i32 %a, %b
91   %cmp36 = icmp sge i32 %add, 0
92   br i1 %cmp36, label %L2, label %L1
93 L1:
94   store i32 %add, i32* %ptr, align 8
95   br label %L2
96 L2:
97   ret void
100 ; CHECK-LABEL: test_subs_tbz:
101 ; CHECK: subs
102 ; CHECK: b.pl
103 ; CHECK: ret
104 define void @test_subs_tbz(i32 %a, i32 %b, i32* %ptr) {
105 entry:
106   %sub = sub nsw i32 %a, %b
107   %cmp36 = icmp sge i32 %sub, 0
108   br i1 %cmp36, label %L2, label %L1
110   store i32 %sub, i32* %ptr, align 8
111   br label %L2
113   ret void
116 ; CHECK-LABEL: test_add_tbnz
117 ; CHECK: adds
118 ; CHECK: b.mi
119 ; CHECK: ret
120 define void @test_add_tbnz(i32 %a, i32 %b, i32* %ptr) {
121 entry:
122   %add = add nsw i32 %a, %b
123   %cmp36 = icmp slt i32 %add, 0
124   br i1 %cmp36, label %L2, label %L1
126   store i32 %add, i32* %ptr, align 8
127   br label %L2
129   ret void
132 ; CHECK-LABEL: test_subs_tbnz
133 ; CHECK: subs
134 ; CHECK: b.mi
135 ; CHECK: ret
136 define void @test_subs_tbnz(i32 %a, i32 %b, i32* %ptr) {
137 entry:
138   %sub = sub nsw i32 %a, %b
139   %cmp36 = icmp slt i32 %sub, 0
140   br i1 %cmp36, label %L2, label %L1
142   store i32 %sub, i32* %ptr, align 8
143   br label %L2
145   ret void
148 declare void @foo()
149 declare void @bar(i32)
151 ; Don't transform since the call will clobber the NZCV bits.
152 ; CHECK-LABEL: test_call_clobber:
153 ; CHECK: and w[[DST:[0-9]+]], w1, #0x6
154 ; CHECK: bl bar
155 ; CHECK: cbnz w[[DST]]
156 define void @test_call_clobber(i32 %unused, i32 %a) {
157 entry:
158   %c = and i32 %a, 6
159   call void @bar(i32 %c)
160   %tobool = icmp eq i32 %c, 0
161   br i1 %tobool, label %if.end, label %if.then
163 if.then:
164   tail call void @foo()
165   unreachable
167 if.end:
168   ret void