test/CodeGen/AArch64/uadd_sat.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=aarch64-- | FileCheck %s
   3
   4 declare  i4  @llvm.uadd.sat.i4   (i4,  i4)
   5 declare  i32 @llvm.uadd.sat.i32  (i32, i32)
   6 declare  i64 @llvm.uadd.sat.i64  (i64, i64)
   7
   8 define i32 @func(i32 %x, i32 %y) nounwind {
   9 ; CHECK-LABEL: func:
  10 ; CHECK:       // %bb.0:
  11 ; CHECK-NEXT:    adds w8, w0, w1
  12 ; CHECK-NEXT:    csinv w0, w8, wzr, lo
  13 ; CHECK-NEXT:    ret
  14   %tmp = call i32 @llvm.uadd.sat.i32(i32 %x, i32 %y);
  15   ret i32 %tmp;
  16 }
  17
  18 define i64 @func2(i64 %x, i64 %y) nounwind {
  19 ; CHECK-LABEL: func2:
  20 ; CHECK:       // %bb.0:
  21 ; CHECK-NEXT:    adds x8, x0, x1
  22 ; CHECK-NEXT:    csinv x0, x8, xzr, lo
  23 ; CHECK-NEXT:    ret
  24   %tmp = call i64 @llvm.uadd.sat.i64(i64 %x, i64 %y);
  25   ret i64 %tmp;
  26 }
  27
  28 define i4 @func3(i4 %x, i4 %y) nounwind {
  29 ; CHECK-LABEL: func3:
  30 ; CHECK:       // %bb.0:
  31 ; CHECK-NEXT:    lsl w8, w0, #28
  32 ; CHECK-NEXT:    adds w8, w8, w1, lsl #28
  33 ; CHECK-NEXT:    csinv w8, w8, wzr, lo
  34 ; CHECK-NEXT:    lsr w0, w8, #28
  35 ; CHECK-NEXT:    ret
  36   %tmp = call i4 @llvm.uadd.sat.i4(i4 %x, i4 %y);
  37   ret i4 %tmp;
  38 }