[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / ARM / GlobalISel / arm-legalize-binops-neon.mir
blob260504053092cdeae4c26e80278d105e70e8e7c9
1 # RUN: llc -mtriple arm-- -mattr=+neon -run-pass=legalizer %s -o - | FileCheck %s
2 # RUN: llc -mtriple thumb-- -mattr=+v6t2,+neon -run-pass=legalizer %s -o - | FileCheck %s
3 --- |
4   define void @test_add_s64() { ret void }
6   define void @test_sub_s64() { ret void }
7 ...
8 ---
9 name:            test_add_s64
10 # CHECK-LABEL: name: test_add_s64
11 legalized:       false
12 # CHECK: legalized: true
13 regBankSelected: false
14 selected:        false
15 tracksRegLiveness: true
16 registers:
17   - { id: 0, class: _ }
18   - { id: 1, class: _ }
19   - { id: 2, class: _ }
20 body:             |
21   bb.0:
22     liveins: $d0, $d1
24     %0(s64) = COPY $d0
25     %1(s64) = COPY $d1
26     %2(s64) = G_ADD %0, %1
27     ; G_ADD with s64 is legal, so we should find it unchanged in the output
28     ; CHECK: {{%[0-9]+}}:_(s64) = G_ADD {{%[0-9]+, %[0-9]+}}
29     $d0 = COPY %2(s64)
30     BX_RET 14, $noreg, implicit $d0
31 ...
32 ---
33 name:            test_sub_s64
34 # CHECK-LABEL: name: test_sub_s64
35 legalized:       false
36 # CHECK: legalized: true
37 regBankSelected: false
38 selected:        false
39 tracksRegLiveness: true
40 registers:
41   - { id: 0, class: _ }
42   - { id: 1, class: _ }
43   - { id: 2, class: _ }
44 body:             |
45   bb.0:
46     liveins: $d0, $d1
48     %0(s64) = COPY $d0
49     %1(s64) = COPY $d1
50     %2(s64) = G_SUB %0, %1
51     ; G_SUB with s64 is legal, so we should find it unchanged in the output
52     ; CHECK: {{%[0-9]+}}:_(s64) = G_SUB {{%[0-9]+, %[0-9]+}}
53     $d0 = COPY %2(s64)
54     BX_RET 14, $noreg, implicit $d0
55 ...