[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / ARM / Windows / chkstk-movw-movt-isel.ll
blobe75df160e0040b15e09e6a55a010cf9589808663
1 ; RUN: llc -mtriple thumbv7--windows-itanium -code-model large -verify-machineinstrs -filetype obj -o - %s \
2 ; RUN:    | llvm-objdump -no-show-raw-insn -d - | FileCheck %s
4 ; ModuleID = 'reduced.c'
5 target datalayout = "e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:64-v128:64:128-a:0:32-n32-S64"
6 target triple = "thumbv7--windows-itanium"
8 define arm_aapcs_vfpcc i8 @isel(i32 %i) {
9 entry:
10   %i.addr = alloca i32, align 4
11   %buffer = alloca [4096 x i8], align 1
12   store i32 %i, i32* %i.addr, align 4
13   %0 = load i32, i32* %i.addr, align 4
14   %rem = urem i32 %0, 4096
15   %arrayidx = getelementptr inbounds [4096 x i8], [4096 x i8]* %buffer, i32 0, i32 %rem
16   %1 = load volatile i8, i8* %arrayidx, align 1
17   ret i8 %1
20 ; CHECK-LABEL: isel
21 ; CHECK: push {r4, r5, r6, lr}
22 ; CHECK-DAG: movw r12, #0
23 ; CHECK-DAG: movt r12, #0
24 ; CHECK-DAG: movw r4, #{{\d*}}
25 ; CHECK: blx r12
26 ; CHECK: sub.w sp, sp, r4