[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / ARM / sdiv-pow2-arm-size.ll
bloba9eda31e729e2c632ace978d0356e7b93dc570da
1 ; RUN: llc -mtriple=armv7a -mattr=+hwdiv-arm %s -o - | FileCheck %s --check-prefixes=CHECK,DIV
2 ; RUN: llc -mtriple=armv7a -mattr=-hwdiv-arm %s -o - | FileCheck %s --check-prefixes=CHECK,NODIV
4 ; Check SREM
5 define dso_local i32 @test_rem(i32 %F) local_unnamed_addr #0 {
6 ; CHECK-LABEL: test_rem 
7 ; CHECK:       asr   r1, r0, #31
8 ; CHECK-NEXT:  add   r1, r0, r1, lsr #30
9 ; CHECK-NEXT:  bic   r1, r1, #3
10 ; CHECK-NEXT:  sub   r0, r0, r1
12 entry:
13   %div = srem i32 %F, 4
14   ret i32 %div
17 ; Try an i16 sdiv, with a small immediate.
18 define dso_local signext i16 @f0(i16 signext %F) local_unnamed_addr #0 {
19 ; CHECK-LABEL: f0
21 ; DIV:         mov     r1, #2
22 ; DIV-NEXT:    sdiv    r0, r0, r1
23 ; DIV-NEXT:    sxth    r0, r0
24 ; DIV-NEXT:    bx      lr
26 ; NODIV:       uxth r1, r0
27 ; NODIV-NEXT:  add  r0, r0, r1, lsr #15
28 ; NODIV-NEXT:  sxth r0, r0
29 ; NODIV-NEXT:  asr  r0, r0, #1
30 ; NODIV-NEXT:  bx   lr
32 entry:
33   %0 = sdiv i16 %F, 2
34   ret i16 %0
37 ; Try an i32 sdiv, with a small immediate.
38 define dso_local i32 @f1(i32 %F) local_unnamed_addr #0 {
39 ; CHECK-LABEL: f1
41 ; DIV:       mov     r1, #4
42 ; DIV-NEXT:  sdiv    r0, r0, r1
43 ; DIV-NEXT:  bx      lr
45 ; NODIV:       asr  r1, r0, #31
46 ; NODIV-NEXT:  add  r0, r0, r1, lsr #30
47 ; NODIV-NEXT:  asr  r0, r0, #2
48 ; NODIV-NEXT:  bx         lr
50 entry:
51   %div = sdiv i32 %F, 4
52   ret i32 %div
55 ; Try a large power of 2 immediate, which should also be materialised with 1
56 ; move immediate instruction.
57 define dso_local i32 @f2(i32 %F) local_unnamed_addr #0 {
58 ; CHECK-LABEL:  f2
59 ; DIV:        mov r1, #131072
60 ; DIV-NEXT:   sdiv  r0, r0, r1
61 ; DIV-NEXT:   bx  lr
62 entry:
63   %div = sdiv i32 %F, 131072
64   ret i32 %div
67 ; MinSize not set, so should expand to the faster but longer sequence.
68 define dso_local i32 @f3(i32 %F) {
69 ; CHECK-LABEL: f3
70 ; CHECK:       asr r1, r0, #31
71 ; CHECK-NEXT:  add r0, r0, r1, lsr #30
72 ; CHECK-NEXT:  asr r0, r0, #2
73 ; CHECK-NEXT:  bx  lr
74 entry:
75   %div = sdiv i32 %F, 4
76   ret i32 %div
79 attributes #0 = { minsize norecurse nounwind optsize readnone }