[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / PowerPC / expand-isel-1.mir
blob9577aed74ccd861072519f785d6ac670cf6135ec
1 # This file tests the scenario: ISEL R0, ZERO, R0, CR
2 # RUN: llc -ppc-gen-isel=false -run-pass ppc-expand-isel -o - %s | FileCheck %s
4 --- |
5   target datalayout = "E-m:e-i64:64-n32:64"
6   target triple = "powerpc64-unknown-linux-gnu"
7   define signext i32 @testExpandISEL(i32 signext %i, i32 signext %j) {
8   entry:
9     %cmp = icmp sgt i32 %i, 0
10     %add = add nsw i32 %i, 1
11     %cond = select i1 %cmp, i32 %add, i32 %j
12     ret i32 %cond
13   }
15 ...
16 ---
17 name:            testExpandISEL
18 alignment:       2
19 exposesReturnsTwice: false
20 legalized:       false
21 regBankSelected: false
22 selected:        false
23 tracksRegLiveness: true
24 liveins:
25   - { reg: '$x0' }
26   - { reg: '$x3' }
27 frameInfo:
28   isFrameAddressTaken: false
29   isReturnAddressTaken: false
30   hasStackMap:     false
31   hasPatchPoint:   false
32   stackSize:       0
33   offsetAdjustment: 0
34   maxAlignment:    0
35   adjustsStack:    false
36   hasCalls:        false
37   maxCallFrameSize: 0
38   hasOpaqueSPAdjustment: false
39   hasVAStart:      false
40   hasMustTailInVarArgFunc: false
41 body:             |
42   bb.0.entry:
43     liveins: $x0, $x3
45     $r5 = ADDI $r3, 1
46     $cr0 = CMPWI $r3, 0
47     $r0 = ISEL $zero, $r0, $cr0gt
48     ; CHECK-LABEL: testExpandISEL
49     ; CHECK: BC $cr0gt, %[[TRUE:bb.[0-9]+]]
50     ; CHECK-NEXT: B %[[SUCCESSOR:bb.[0-9]+]]
51     ; CHECK: [[TRUE]]
52     ; CHECK: $r0 = ADDI $zero, 0
54     $x3 = EXTSW_32_64 $r0
56 ...