[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / PowerPC / indexed-load.ll
blob06c54598e730233ea0b71108c9cb0694810f3b2a
1 ; RUN: llc -verify-machineinstrs < %s | FileCheck %s
3 ; The SplitIndexingFromLoad tranformation exposed an isel backend bug.  This
4 ; testcase used to generate stwx 4, 3, 64.  stwx does not have an
5 ; immediate-offset format (note the 64) and it should not be matched.
7 target datalayout = "e-m:e-i64:64-n32:64"
8 target triple = "powerpc64le-unknown-linux-gnu"
10 %class.test = type { [64 x i8], [5 x i8] }
12 ; CHECK-LABEL: f:
13 ; CHECK-NOT: stwx {{[0-9]+}}, {{[0-9]+}}, 64
14 define void @f(%class.test* %this) {
15 entry:
16   %Subminor.i.i = getelementptr inbounds %class.test, %class.test* %this, i64 0, i32 1
17   %0 = bitcast [5 x i8]* %Subminor.i.i to i40*
18   %bf.load2.i.i = load i40, i40* %0, align 4
19   %bf.clear7.i.i = and i40 %bf.load2.i.i, -8589934592
20   store i40 %bf.clear7.i.i, i40* %0, align 4
21   ret void