[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / PowerPC / mcm-12.ll
blobf64b62ee412e6f38b9a25b1a7d8341bc538240a7
1 ; RUN: llc -verify-machineinstrs -mcpu=pwr7 -O1 -code-model=medium \
2 ; RUN:   -mattr=-vsx < %s | FileCheck %s
3 ; RUN: llc -verify-machineinstrs -mcpu=pwr7 -O1 -code-model=medium \
4 ; RUN:   -mattr=+vsx < %s | FileCheck -check-prefix=CHECK-VSX %s
5 ; RUN: llc -verify-machineinstrs -mcpu=pwr9 -O1 -code-model=medium < %s | \
6 ; RUN:   FileCheck -check-prefix=CHECK-P9 %s
8 ; Test peephole optimization for medium code model (32-bit TOC offsets)
9 ; for loading a value from the constant pool (TOC-relative).
11 target datalayout = "E-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-f128:128:128-v128:128:128-n32:64"
12 target triple = "powerpc64-unknown-linux-gnu"
14 define double @test_double_const() nounwind {
15 entry:
16   ret double 0x3F4FD4920B498CF0
19 ; CHECK: [[VAR:[a-z0-9A-Z_.]+]]:
20 ; CHECK: .quad 4562098671269285104
21 ; CHECK-LABEL: test_double_const:
22 ; CHECK: addis [[REG1:[0-9]+]], 2, [[VAR]]@toc@ha
23 ; CHECK: lfd {{[0-9]+}}, [[VAR]]@toc@l([[REG1]])
25 ; CHECK-VSX: [[VAR:[a-z0-9A-Z_.]+]]:
26 ; CHECK-VSX: .quad 4562098671269285104
27 ; CHECK-VSX-LABEL: test_double_const:
28 ; CHECK-VSX: addis [[REG1:[0-9]+]], 2, [[VAR]]@toc@ha
29 ; CHECK-VSX: lfd {{[0-9]+}}, [[VAR]]@toc@l({{[0-9]+}}) 
31 ; CHECK-P9: [[VAR:[a-z0-9A-Z_.]+]]:
32 ; CHECK-P9: .quad 4562098671269285104
33 ; CHECK-P9-LABEL: test_double_const:
34 ; CHECK-P9: addis [[REG1:[0-9]+]], 2, [[VAR]]@toc@ha
35 ; CHECK-P9: lfd {{[0-9]+}}, [[VAR]]@toc@l([[REG1]])