[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / PowerPC / mcm-default.ll
bloba7ac560971b99691265f504949a34c697111503d
1 ; RUN: llc -verify-machineinstrs -mcpu=pwr7 -O0 <%s | FileCheck %s
3 ; Test that we generate code for the medium model as the default.
4 ; Use an external variable reference as an example.
6 target datalayout = "E-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-f128:128:128-v128:128:128-n32:64"
7 target triple = "powerpc64-unknown-linux-gnu"
9 @ei = external global i32
11 define signext i32 @test_external() nounwind {
12 entry:
13   %0 = load i32, i32* @ei, align 4
14   %inc = add nsw i32 %0, 1
15   store i32 %inc, i32* @ei, align 4
16   ret i32 %0
19 ; CHECK-LABEL: test_external:
20 ; CHECK: addis [[REG1:[0-9]+]], 2, .LC[[TOCNUM:[0-9]+]]@toc@ha
21 ; CHECK: ld [[REG2:[0-9]+]], .LC[[TOCNUM]]@toc@l([[REG1]])
22 ; CHECK: lwz {{[0-9]+}}, 0([[REG2]])
23 ; CHECK: stw {{[0-9]+}}, 0([[REG2]])
24 ; CHECK: .section .toc
25 ; CHECK: .LC[[TOCNUM]]:
26 ; CHECK: .tc {{[a-z0-9A-Z_.]+}}[TC],{{[a-z0-9A-Z_.]+}}