[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / PowerPC / pr39815.ll
blob062e055167c42b807b6d42b804726e132ae6b05e
1 ; RUN: llc -mcpu=pwr9 -mtriple=powerpc64le-unknown-linux-gnu < %s \
2 ; RUN:   -verify-machineinstrs | FileCheck %s
4 @b = common dso_local local_unnamed_addr global i64* null, align 8
5 @a = common dso_local local_unnamed_addr global i8 0, align 1
7 define void @testADDEPromoteResult() {
8 entry:
9   %0 = load i64*, i64** @b, align 8
10   %1 = load i64, i64* %0, align 8
11   %cmp = icmp ne i64* %0, null
12   %conv1 = zext i1 %cmp to i64
13   %add = add nsw i64 %1, %conv1
14   %2 = trunc i64 %add to i8
15   %conv2 = and i8 %2, 5
16   store i8 %conv2, i8* @a, align 1
17   ret void
19 ; CHECK-LABEL: @testADDEPromoteResult
20 ; CHECK:      # %bb.0:
21 ; CHECK-DAG:   addis [[REG1:[0-9]+]], [[REG2:[0-9]+]], [[VAR1:[a-z0-9A-Z_.]+]]@toc@ha
22 ; CHECK-DAG:   ld [[REG3:[0-9]+]], [[VAR1]]@toc@l([[REG1]])
23 ; CHECK-DAG:   lwz [[REG4:[0-9]+]], 0([[REG3]])
24 ; CHECK-DAG:   addic [[REG5:[0-9]+]], [[REG3]], -1
25 ; CHECK-DAG:   addze [[REG7:[0-9]+]], [[REG4]]
26 ; CHECK-DAG:   addis [[REG8:[0-9]+]], [[REG2]], [[VAR2:[a-z0-9A-Z_.]+]]@toc@ha
27 ; CHECK-DAG:   andi. [[REG9:[0-9]+]], [[REG7]], 5
28 ; CHECK-DAG:   stb [[REG9]], [[VAR2]]@toc@l([[REG8]])
29 ; CHECK:       blr