[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / PowerPC / stwu-sched.ll
blobf88869b1923f6ad5c9f3ee805444e0e7758a1d2c
1 ; RUN: llc  -mcpu=pwr9 -mtriple=powerpc64-unknown-linux-gnu < %s -verify-machineinstrs | FileCheck %s
2 ; RUN: llc  -mcpu=pwr9 -mtriple=powerpc64le-unknown-linux-gnu < %s -verify-machineinstrs | FileCheck %s
3 ; RUN: llc  -mcpu=pwr8 -mtriple=powerpc64-unknown-linux-gnu -disable-ppc-ctrloops < %s -verify-machineinstrs \
4 ; RUN: | FileCheck %s --check-prefix=CHECK-ITIN
5 ; RUN: llc  -mcpu=pwr8 -mtriple=powerpc64le-unknown-linux-gnu -disable-ppc-ctrloops < %s -verify-machineinstrs \
6 ; RUN: | FileCheck %s --check-prefix=CHECK-ITIN
9 %0 = type { i32, i32 }
11 ; Function Attrs: norecurse nounwind writeonly
12 define void @initCombList(%0* nocapture, i32 signext) local_unnamed_addr #0 {
13 ; CHECK-LABEL: initCombList:
14 ; CHECK: addi 4, 4, -8
15 ; CHECK: stwu [[REG:[0-9]+]], 64(3)
17 ; CHECK-ITIN-LABEL: initCombList:
18 ; CHECK-ITIN: stwu [[REG:[0-9]+]], 64(3)
19 ; CHECK-ITIN-NEXT:   addi [[REG2:[0-9]+]], [[REG2]], 8
22   %3 = zext i32 %1 to i64
23   br i1 undef, label %6, label %4
25 ; <label>:4:                                      ; preds = %2
26   store i32 0, i32* undef, align 4, !tbaa !1
27   %5 = add nuw nsw i64 0, 1
28   br label %6
30 ; <label>:6:                                      ; preds = %4, %2
31   %7 = phi i64 [ 0, %2 ], [ %5, %4 ]
32   br i1 undef, label %23, label %8
34 ; <label>:8:                                      ; preds = %8, %6
35   %9 = phi i64 [ %21, %8 ], [ %7, %6 ]
36   %10 = getelementptr inbounds %0, %0* %0, i64 %9, i32 1
37   store i32 0, i32* %10, align 4, !tbaa !1
38   %11 = add nuw nsw i64 %9, 1
39   %12 = getelementptr inbounds %0, %0* %0, i64 %11, i32 1
40   store i32 0, i32* %12, align 4, !tbaa !1
41   %13 = add nsw i64 %9, 2
42   %14 = getelementptr inbounds %0, %0* %0, i64 %13, i32 1
43   store i32 0, i32* %14, align 4, !tbaa !1
44   %15 = add nsw i64 %9, 3
45   %16 = getelementptr inbounds %0, %0* %0, i64 %15, i32 1
46   store i32 0, i32* %16, align 4, !tbaa !1
47   %17 = add nsw i64 %9, 4
48   %18 = getelementptr inbounds %0, %0* %0, i64 %17, i32 1
49   store i32 0, i32* %18, align 4, !tbaa !1
50   %19 = add nsw i64 %9, 6
51   %20 = getelementptr inbounds %0, %0* %0, i64 %19, i32 1
52   store i32 0, i32* %20, align 4, !tbaa !1
53   %21 = add nsw i64 %9, 8
54   %22 = icmp eq i64 %21, %3
55   br i1 %22, label %23, label %8, !llvm.loop !6
57 ; <label>:23:                                     ; preds = %8, %6
58   ret void
61 attributes #0 = { norecurse nounwind writeonly "correctly-rounded-divide-sqrt-fp-math"="false" "disable-tail-calls"="false" "less-precise-fpmad"="false" "min-legal-vector-width"="0" "no-frame-pointer-elim"="false" "no-infs-fp-math"="false" "no-jump-tables"="false" "no-nans-fp-math"="false" "no-signed-zeros-fp-math"="false" "no-trapping-math"="false" "stack-protector-buffer-size"="8" "target-cpu"="ppc64le" "target-features"="+altivec,+bpermd,+crypto,+direct-move,+extdiv,+htm,+power8-vector,+vsx,-power9-vector,-qpx" "unsafe-fp-math"="false" "use-soft-float"="false" }
63 !llvm.ident = !{!0}
65 !0 = !{!"clang version 8.0.0 "}
66 !1 = !{!2, !3, i64 4}
67 !2 = !{!"", !3, i64 0, !3, i64 4}
68 !3 = !{!"int", !4, i64 0}
69 !4 = !{!"omnipotent char", !5, i64 0}
70 !5 = !{!"Simple C/C++ TBAA"}
71 !6 = distinct !{!6, !7}
72 !7 = !{!"llvm.loop.isvectorized", i32 1}