[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / SystemZ / load-and-test.mir
blobc83291376e122ec4f1fe3866dcd2eddce19860db
1 # RUN: llc -mtriple=s390x-linux-gnu -mcpu=z13 -start-before=postrapseudos %s -o - \
2 # RUN:   | FileCheck %s
4 # Check that integer load and test instructions are not emitted for unsigned
5 # comparisons unless checking for equality. That would be wrong, since the
6 # operands are implicitly treated as signed values.
8 # Not legal: Logical comparison used for >= (CCMask is 10).
9 # CHECK-LABEL: fun0
10 # CHECK-NOT: lt
11 ---
12 name:            fun0
13 tracksRegLiveness: true
14 body:             |
15   bb.0 ():
16     liveins: $r1d
17     renamable $r0l = L $r1d, 0, $noreg
18     CLFIMux killed renamable $r0l, 0, implicit-def $cc
19     BRC 14, 10, %bb.2, implicit $cc
21   bb.1 ():
22     liveins: $r0l
23     ST killed renamable $r0l, $r15d, 164, $noreg
25   bb.2 ():
26     liveins: $r0l
27     ST killed renamable $r0l, $r15d, 164, $noreg
28     Return
29 ...
31 # Legal: Logical comparison used for == (CCMask is 8).
32 # CHECK-LABEL: fun1
33 # CHECK: lt
34 ---
35 name:            fun1
36 tracksRegLiveness: true
37 body:             |
38   bb.0 ():
39     liveins: $r1d
40     renamable $r0l = L $r1d, 0, $noreg
41     CLFIMux killed renamable $r0l, 0, implicit-def $cc
42     BRC 14, 8, %bb.2, implicit $cc
44   bb.1 ():
45     liveins: $r0l
46     ST killed renamable $r0l, $r15d, 164, $noreg
48   bb.2 ():
49     liveins: $r0l
50     ST killed renamable $r0l, $r15d, 164, $noreg
51     Return
52 ...