[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / SystemZ / pr42606.ll
blobc3602de73b9bb438741bf2e4173bb2462e32b0fb
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple=s390x-linux-gnu | FileCheck %s
4 define i64 @test(i64 %lo, i64 %hi) {
5 ; CHECK-LABEL: test:
6 ; CHECK:       # %bb.0:
7 ; CHECK-NEXT:    la %r0, 0(%r2,%r2)
8 ; CHECK-NEXT:    clgr %r0, %r2
9 ; CHECK-NEXT:    ipm %r0
10 ; CHECK-NEXT:    la %r1, 1(%r2,%r2)
11 ; CHECK-NEXT:    cghi %r1, 0
12 ; CHECK-NEXT:    ipm %r1
13 ; CHECK-NEXT:    afi %r1, -268435456
14 ; CHECK-NEXT:    srl %r1, 31
15 ; CHECK-NEXT:    rosbg %r1, %r0, 63, 63, 36
16 ; CHECK-NEXT:    algfr %r3, %r1
17 ; CHECK-NEXT:    lgr %r2, %r3
18 ; CHECK-NEXT:    br %r14
19   %tmp = tail call { i64, i1 } @llvm.uadd.with.overflow.i64(i64 %lo, i64 1)
20   %tmp1 = extractvalue { i64, i1 } %tmp, 0
21   %tmp2 = extractvalue { i64, i1 } %tmp, 1
22   %tmp3 = zext i1 %tmp2 to i64
23   %tmp4 = tail call { i64, i1 } @llvm.uadd.with.overflow.i64(i64 %lo, i64 %tmp1)
24   %tmp5 = extractvalue { i64, i1 } %tmp4, 1
25   %tmp6 = zext i1 %tmp5 to i64
26   %spec.select.i = add i64 0, %hi
27   %tmp7 = add i64 %spec.select.i, %tmp3
28   %tmp8 = add i64 %tmp7, %tmp6
29   ret i64 %tmp8
32 ; Function Attrs: nounwind readnone speculatable
33 declare { i64, i1 } @llvm.uadd.with.overflow.i64(i64, i64) #0
35 attributes #0 = { nounwind readnone speculatable }