[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / SystemZ / rot-shift-64-sub-amt.ll
blobc29f6ab996c6134f81caff0b0a29b398bcfd7ebe
1 ; Test that the case of (64 - shift) used by a shift/rotate instruction is
2 ; implemented with an lcr. This should also work for any multiple of 64.
4 ; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z13 | FileCheck %s
6 define i64 @f1(i64 %in, i64 %sh) {
7 ; CHECK-LABEL: f1:
8 ; CHECK: lcr %r1, %r3
9 ; CHECK: sllg %r2, %r2, 0(%r1)
10   %sub = sub i64 64, %sh
11   %shl = shl i64 %in, %sub
12   ret i64 %shl
15 define i64 @f2(i64 %in, i64 %sh) {
16 ; CHECK-LABEL: f2:
17 ; CHECK: lcr %r1, %r3
18 ; CHECK: srag %r2, %r2, 0(%r1)
19   %sub = sub i64 64, %sh
20   %shl = ashr i64 %in, %sub
21   ret i64 %shl
24 define i64 @f3(i64 %in, i64 %sh) {
25 ; CHECK-LABEL: f3:
26 ; CHECK: lcr %r1, %r3
27 ; CHECK: srlg %r2, %r2, 0(%r1)
28   %sub = sub i64 64, %sh
29   %shl = lshr i64 %in, %sub
30   ret i64 %shl
33 define i64 @f4(i64 %in, i64 %sh) {
34 ; CHECK-LABEL: f4:
35 ; CHECK: lcr %r1, %r3
36 ; CHECK: rllg %r2, %r2, 0(%r1)
37   %shr = lshr i64 %in, %sh
38   %sub = sub i64 64, %sh
39   %shl = shl i64 %in, %sub
40   %or = or i64 %shl, %shr
41   ret i64 %or
44 define i64 @f5(i64 %in, i64 %sh) {
45 ; CHECK-LABEL: f5:
46 ; CHECK: lcr %r1, %r3
47 ; CHECK: sllg %r2, %r2, 0(%r1)
48   %sub = sub i64 128, %sh
49   %shl = shl i64 %in, %sub
50   ret i64 %shl
53 define i64 @f6(i64 %in, i64 %sh) {
54 ; CHECK-LABEL: f6:
55 ; CHECK: lcr %r1, %r3
56 ; CHECK: srag %r2, %r2, 0(%r1)
57   %sub = sub i64 256, %sh
58   %shl = ashr i64 %in, %sub
59   ret i64 %shl
62 define i64 @f7(i64 %in, i64 %sh) {
63 ; CHECK-LABEL: f7:
64 ; CHECK: lcr %r1, %r3
65 ; CHECK: srlg %r2, %r2, 0(%r1)
66   %sub = sub i64 512, %sh
67   %shl = lshr i64 %in, %sub
68   ret i64 %shl
71 define i64 @f8(i64 %in, i64 %sh) {
72 ; CHECK-LABEL: f8:
73 ; CHECK: lcr %r1, %r3
74 ; CHECK: srlg %r0, %r2, 0(%r3)
75 ; CHECK: sllg %r2, %r2, 0(%r1)
76 ; CHECK: ogr %r2, %r0
77   %shr = lshr i64 %in, %sh
78   %sub = sub i64 1024, %sh
79   %shl = shl i64 %in, %sub
80   %or = or i64 %shl, %shr
81   ret i64 %or