test/CodeGen/SystemZ/store_nonbytesized_vecs.ll

   1 ; RUN: llc -mtriple=s390x-linux-gnu -mcpu=z13 < %s  | FileCheck %s
   2
   3 ; Store a <4 x i31> vector.
   4 define void @fun0(<4 x i31> %src, <4 x i31>* %p)
   5 ; CHECK-LABEL: fun0:
   6 ; CHECK:       # %bb.0:
   7 ; CHECK-NEXT:    vlgvf %r1, %v24, 0
   8 ; CHECK-NEXT:    vlgvf %r0, %v24, 1
   9 ; CHECK-NEXT:    sllg %r1, %r1, 29
  10 ; CHECK-NEXT:    rosbg %r1, %r0, 35, 63, 62
  11 ; CHECK-NEXT:    nihh %r1, 4095
  12 ; CHECK-NEXT:    stg %r1, 0(%r2)
  13 ; CHECK-NEXT:    vlgvf %r1, %v24, 2
  14 ; CHECK-NEXT:    risbgn %r0, %r0, 0, 129, 62
  15 ; CHECK-NEXT:    rosbg %r0, %r1, 2, 32, 31
  16 ; CHECK-NEXT:    vlgvf %r1, %v24, 3
  17 ; CHECK-NEXT:    rosbg %r0, %r1, 33, 63, 0
  18 ; CHECK-NEXT:    stg %r0, 8(%r2)
  19 ; CHECK-NEXT:    br %r14
  20 {
  21   store <4 x i31> %src, <4 x i31>* %p
  22   ret void
  23 }
  24
  25 ; Store a <16 x i1> vector.
  26 define i16 @fun1(<16 x i1> %src)
  27 ; CHECK-LABEL: fun1:
  28 ; CHECK:       # %bb.0:
  29 ; CHECK-NEXT:    aghi %r15, -168
  30 ; CHECK-NEXT:    .cfi_def_cfa_offset 328
  31 ; CHECK-NEXT:    vlgvb %r0, %v24, 0
  32 ; CHECK-NEXT:    vlgvb %r1, %v24, 1
  33 ; CHECK-NEXT:    risblg %r0, %r0, 16, 144, 15
  34 ; CHECK-NEXT:    rosbg %r0, %r1, 49, 49, 14
  35 ; CHECK-NEXT:    vlgvb %r1, %v24, 2
  36 ; CHECK-NEXT:    rosbg %r0, %r1, 50, 50, 13
  37 ; CHECK-NEXT:    vlgvb %r1, %v24, 3
  38 ; CHECK-NEXT:    rosbg %r0, %r1, 51, 51, 12
  39 ; CHECK-NEXT:    vlgvb %r1, %v24, 4
  40 ; CHECK-NEXT:    rosbg %r0, %r1, 52, 52, 11
  41 ; CHECK-NEXT:    vlgvb %r1, %v24, 5
  42 ; CHECK-NEXT:    rosbg %r0, %r1, 53, 53, 10
  43 ; CHECK-NEXT:    vlgvb %r1, %v24, 6
  44 ; CHECK-NEXT:    rosbg %r0, %r1, 54, 54, 9
  45 ; CHECK-NEXT:    vlgvb %r1, %v24, 7
  46 ; CHECK-NEXT:    rosbg %r0, %r1, 55, 55, 8
  47 ; CHECK-NEXT:    vlgvb %r1, %v24, 8
  48 ; CHECK-NEXT:    rosbg %r0, %r1, 56, 56, 7
  49 ; CHECK-NEXT:    vlgvb %r1, %v24, 9
  50 ; CHECK-NEXT:    rosbg %r0, %r1, 57, 57, 6
  51 ; CHECK-NEXT:    vlgvb %r1, %v24, 10
  52 ; CHECK-NEXT:    rosbg %r0, %r1, 58, 58, 5
  53 ; CHECK-NEXT:    vlgvb %r1, %v24, 11
  54 ; CHECK-NEXT:    rosbg %r0, %r1, 59, 59, 4
  55 ; CHECK-NEXT:    vlgvb %r1, %v24, 12
  56 ; CHECK-NEXT:    rosbg %r0, %r1, 60, 60, 3
  57 ; CHECK-NEXT:    vlgvb %r1, %v24, 13
  58 ; CHECK-NEXT:    rosbg %r0, %r1, 61, 61, 2
  59 ; CHECK-NEXT:    vlgvb %r1, %v24, 14
  60 ; CHECK-NEXT:    rosbg %r0, %r1, 62, 62, 1
  61 ; CHECK-NEXT:    vlgvb %r1, %v24, 15
  62 ; CHECK-NEXT:    rosbg %r0, %r1, 63, 63, 0
  63 ; CHECK-NEXT:    llhr %r2, %r0
  64 ; CHECK-NEXT:    aghi %r15, 168
  65 ; CHECK-NEXT:    br %r14
  66 {
  67   %res = bitcast <16 x i1> %src to i16
  68   ret i16 %res
  69 }
  70
  71 ; Truncate a <8 x i32> vector to <8 x i31> and store it (test splitting).
  72 define void @fun2(<8 x i32> %src, <8 x i31>* %p)
  73 ; CHECK-LABEL: fun2:
  74 ; CHECK:       # %bb.0:
  75 ; CHECK-NEXT:    stmg %r14, %r15, 112(%r15)
  76 ; CHECK-NEXT:    .cfi_offset %r14, -48
  77 ; CHECK-NEXT:    .cfi_offset %r15, -40
  78 ; CHECK-DAG:     vlgvf [[REG11:%r[0-9]+]], %v26, 1
  79 ; CHECK-DAG:     vlgvf [[REG12:%r[0-9]+]], %v26, 2
  80 ; CHECK-DAG:     risbgn [[REG13:%r[0-9]+]], [[REG11]], 0, 129, 62
  81 ; CHECK-DAG:     rosbg [[REG13]], [[REG12]], 2, 32, 31
  82 ; CHECK-DAG:     vlgvf %r0, %v26, 3
  83 ; CHECK-DAG:     rosbg [[REG13]], %r0, 33, 63, 0
  84 ; CHECK-DAG:     stc %r0, 30(%r2)
  85 ; CHECK-DAG:     srlk %r1, %r0, 8
  86 ; CHECK-DAG:     vlgvf [[REG0:%r[0-9]+]], %v24, 1
  87 ; CHECK-DAG:     vlgvf [[REG1:%r[0-9]+]], %v24, 0
  88 ; CHECK-DAG:     sth %r1, 28(%r2)
  89 ; CHECK-DAG:     vlgvf [[REG2:%r[0-9]+]], %v24, 2
  90 ; CHECK-DAG:     risbgn [[REG3:%r[0-9]+]], [[REG0]], 0, 133, 58
  91 ; CHECK-DAG:     rosbg [[REG3]], [[REG2]], 6, 36, 27
  92 ; CHECK-DAG:     sllg [[REG4:%r[0-9]+]], [[REG1]], 25
  93 ; CHECK-DAG:     rosbg [[REG4]], [[REG0]], 39, 63, 58
  94 ; CHECK-DAG:     vlgvf [[REG5:%r[0-9]+]], %v24, 3
  95 ; CHECK-DAG:     rosbg [[REG3]], [[REG5]], 37, 63, 60
  96 ; CHECK-DAG:     sllg [[REG6:%r[0-9]+]], [[REG4]], 8
  97 ; CHECK-DAG:     rosbg [[REG6]], [[REG3]], 56, 63, 8
  98 ; CHECK-DAG:     stg [[REG6]], 0(%r2)
  99 ; CHECK-DAG:     srlg [[REG7:%r[0-9]+]], [[REG13]], 24
 100 ; CHECK-DAG:     st [[REG7]], 24(%r2)
 101 ; CHECK-DAG:     vlgvf [[REG8:%r[0-9]+]], %v26, 0
 102 ; CHECK-DAG:     risbgn [[REG10:%r[0-9]+]], [[REG5]], 0, 131, 60
 103 ; CHECK-DAG:     rosbg [[REG10]], [[REG8]], 4, 34, 29
 104 ; CHECK-DAG:     sllg [[REG9:%r[0-9]+]], [[REG3]], 8
 105 ; CHECK-DAG:     rosbg [[REG10]], [[REG11]], 35, 63, 62
 106 ; CHECK-DAG:     rosbg [[REG9]], [[REG10]], 56, 63, 8
 107 ; CHECK-DAG:     stg [[REG9]], 8(%r2)
 108 ; CHECK-DAG:     sllg %r0, [[REG10]], 8
 109 ; CHECK-DAG:     rosbg %r0, [[REG13]], 56, 63, 8
 110 ; CHECK-NEXT:    stg %r0, 16(%r2)
 111 ; CHECK-NEXT:    lmg %r14, %r15, 112(%r15)
 112 ; CHECK-NEXT:    br %r14
 113 {
 114   %tmp = trunc <8 x i32> %src to <8 x i31>
 115   store <8 x i31> %tmp, <8 x i31>* %p
 116   ret void
 117 }
 118
 119 ; Load and store a <3 x i31> vector (test widening).
 120 define void @fun3(<3 x i31>* %src, <3 x i31>* %p)
 121 ; CHECK-LABEL: fun3:
 122 ; CHECK:       # %bb.0:
 123 ; CHECK-NEXT:    llgf %r0, 3(%r2)
 124 ; CHECK-NEXT:    llgf %r1, 6(%r2)
 125 ; CHECK-NEXT:    llgf %r2, 0(%r2)
 126 ; CHECK-NEXT:    rosbg %r1, %r0, 0, 32, 31
 127 ; CHECK-NEXT:    sllg %r4, %r2, 62
 128 ; CHECK-NEXT:    rosbg %r4, %r0, 0, 32, 31
 129 ; CHECK-NEXT:    srlg %r0, %r4, 32
 130 ; CHECK-NEXT:    st %r1, 8(%r3)
 131 ; CHECK-NEXT:    sllg %r1, %r2, 30
 132 ; CHECK-NEXT:    lr %r1, %r0
 133 ; CHECK-NEXT:    nihh %r1, 8191
 134 ; CHECK-NEXT:    stg %r1, 0(%r3)
 135 ; CHECK-NEXT:    br %r14
 136 {
 137   %tmp = load <3 x i31>, <3 x i31>* %src
 138   store <3 x i31> %tmp, <3 x i31>* %p
 139   ret void
 140 }