test/CodeGen/SystemZ/vec-move-01.ll

   1 ; Test vector register moves.
   2 ;
   3 ; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z13 | FileCheck %s
   4
   5 ; Test v16i8 moves.
   6 define <16 x i8> @f1(<16 x i8> %val1, <16 x i8> %val2) {
   7 ; CHECK-LABEL: f1:
   8 ; CHECK: vlr %v24, %v26
   9 ; CHECK: br %r14
  10   ret <16 x i8> %val2
  11 }
  12
  13 ; Test v8i16 moves.
  14 define <8 x i16> @f2(<8 x i16> %val1, <8 x i16> %val2) {
  15 ; CHECK-LABEL: f2:
  16 ; CHECK: vlr %v24, %v26
  17 ; CHECK: br %r14
  18   ret <8 x i16> %val2
  19 }
  20
  21 ; Test v4i32 moves.
  22 define <4 x i32> @f3(<4 x i32> %val1, <4 x i32> %val2) {
  23 ; CHECK-LABEL: f3:
  24 ; CHECK: vlr %v24, %v26
  25 ; CHECK: br %r14
  26   ret <4 x i32> %val2
  27 }
  28
  29 ; Test v2i64 moves.
  30 define <2 x i64> @f4(<2 x i64> %val1, <2 x i64> %val2) {
  31 ; CHECK-LABEL: f4:
  32 ; CHECK: vlr %v24, %v26
  33 ; CHECK: br %r14
  34   ret <2 x i64> %val2
  35 }
  36
  37 ; Test v4f32 moves.
  38 define <4 x float> @f5(<4 x float> %val1, <4 x float> %val2) {
  39 ; CHECK-LABEL: f5:
  40 ; CHECK: vlr %v24, %v26
  41 ; CHECK: br %r14
  42   ret <4 x float> %val2
  43 }
  44
  45 ; Test v2f64 moves.
  46 define <2 x double> @f6(<2 x double> %val1, <2 x double> %val2) {
  47 ; CHECK-LABEL: f6:
  48 ; CHECK: vlr %v24, %v26
  49 ; CHECK: br %r14
  50   ret <2 x double> %val2
  51 }
  52
  53 ; Test v2i8 moves.
  54 define <2 x i8> @f7(<2 x i8> %val1, <2 x i8> %val2) {
  55 ; CHECK-LABEL: f7:
  56 ; CHECK: vlr %v24, %v26
  57 ; CHECK: br %r14
  58   ret <2 x i8> %val2
  59 }
  60
  61 ; Test v4i8 moves.
  62 define <4 x i8> @f8(<4 x i8> %val1, <4 x i8> %val2) {
  63 ; CHECK-LABEL: f8:
  64 ; CHECK: vlr %v24, %v26
  65 ; CHECK: br %r14
  66   ret <4 x i8> %val2
  67 }
  68
  69 ; Test v8i8 moves.
  70 define <8 x i8> @f9(<8 x i8> %val1, <8 x i8> %val2) {
  71 ; CHECK-LABEL: f9:
  72 ; CHECK: vlr %v24, %v26
  73 ; CHECK: br %r14
  74   ret <8 x i8> %val2
  75 }
  76
  77 ; Test v2i16 moves.
  78 define <2 x i16> @f10(<2 x i16> %val1, <2 x i16> %val2) {
  79 ; CHECK-LABEL: f10:
  80 ; CHECK: vlr %v24, %v26
  81 ; CHECK: br %r14
  82   ret <2 x i16> %val2
  83 }
  84
  85 ; Test v4i16 moves.
  86 define <4 x i16> @f11(<4 x i16> %val1, <4 x i16> %val2) {
  87 ; CHECK-LABEL: f11:
  88 ; CHECK: vlr %v24, %v26
  89 ; CHECK: br %r14
  90   ret <4 x i16> %val2
  91 }
  92
  93 ; Test v2i32 moves.
  94 define <2 x i32> @f12(<2 x i32> %val1, <2 x i32> %val2) {
  95 ; CHECK-LABEL: f12:
  96 ; CHECK: vlr %v24, %v26
  97 ; CHECK: br %r14
  98   ret <2 x i32> %val2
  99 }
 100
 101 ; Test v2f32 moves.
 102 define <2 x float> @f13(<2 x float> %val1, <2 x float> %val2) {
 103 ; CHECK-LABEL: f13:
 104 ; CHECK: vlr %v24, %v26
 105 ; CHECK: br %r14
 106   ret <2 x float> %val2
 107 }