[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / SystemZ / vec-shift-01.ll
blobbe8605b182c92360d05eeacd471c21429e8aecb0
1 ; Test vector shift left with vector shift amount.
3 ; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z13 | FileCheck %s
5 ; Test a v16i8 shift.
6 define <16 x i8> @f1(<16 x i8> %dummy, <16 x i8> %val1, <16 x i8> %val2) {
7 ; CHECK-LABEL: f1:
8 ; CHECK: veslvb %v24, %v26, %v28
9 ; CHECK: br %r14
10   %ret = shl <16 x i8> %val1, %val2
11   ret <16 x i8> %ret
14 ; Test a v8i16 shift.
15 define <8 x i16> @f2(<8 x i16> %dummy, <8 x i16> %val1, <8 x i16> %val2) {
16 ; CHECK-LABEL: f2:
17 ; CHECK: veslvh %v24, %v26, %v28
18 ; CHECK: br %r14
19   %ret = shl <8 x i16> %val1, %val2
20   ret <8 x i16> %ret
23 ; Test a v4i32 shift.
24 define <4 x i32> @f3(<4 x i32> %dummy, <4 x i32> %val1, <4 x i32> %val2) {
25 ; CHECK-LABEL: f3:
26 ; CHECK: veslvf %v24, %v26, %v28
27 ; CHECK: br %r14
28   %ret = shl <4 x i32> %val1, %val2
29   ret <4 x i32> %ret
32 ; Test a v2i64 shift.
33 define <2 x i64> @f4(<2 x i64> %dummy, <2 x i64> %val1, <2 x i64> %val2) {
34 ; CHECK-LABEL: f4:
35 ; CHECK: veslvg %v24, %v26, %v28
36 ; CHECK: br %r14
37   %ret = shl <2 x i64> %val1, %val2
38   ret <2 x i64> %ret