test/CodeGen/Thumb/pr35836_2.ll

   1 ; RUN: llc < %s | FileCheck %s
   2
   3 target datalayout = "e-m:e-p:64:64-i128:64-v128:64:128-a:0:64-n64-S64"
   4 target triple = "thumbv6---gnueabi"
   5
   6 ; Function Attrs: norecurse nounwind readonly
   7 define i128 @a(i64* nocapture readonly %z) local_unnamed_addr #0 {
   8 entry:
   9   %0 = load i64, i64* %z, align 4
  10   %conv.i = zext i64 %0 to i128
  11   %arrayidx1 = getelementptr inbounds i64, i64* %z, i64 2
  12   %1 = load i64, i64* %arrayidx1, align 4
  13   %conv.i38 = zext i64 %1 to i128
  14   %shl.i39 = shl nuw i128 %conv.i38, 64
  15   %or = or i128 %shl.i39, %conv.i
  16   %arrayidx3 = getelementptr inbounds i64, i64* %z, i64 1
  17   %2 = load i64, i64* %arrayidx3, align 4
  18   %conv.i37 = zext i64 %2 to i128
  19   %arrayidx5 = getelementptr inbounds i64, i64* %z, i64 3
  20   %3 = load i64, i64* %arrayidx5, align 4
  21   %conv.i35 = zext i64 %3 to i128
  22   %shl.i36 = shl nuw i128 %conv.i35, 64
  23   %or7 = or i128 %shl.i36, %conv.i37
  24   %arrayidx10 = getelementptr inbounds i64, i64* %z, i64 4
  25   %4 = load i64, i64* %arrayidx10, align 4
  26   %conv.i64 = zext i64 %4 to i128
  27   %shl.i33 = shl nuw i128 %conv.i64, 64
  28   %or12 = or i128 %shl.i33, %conv.i
  29   %arrayidx15 = getelementptr inbounds i64, i64* %z, i64 5
  30   %5 = load i64, i64* %arrayidx15, align 4
  31   %conv.i30 = zext i64 %5 to i128
  32   %shl.i = shl nuw i128 %conv.i30, 64
  33   %or17 = or i128 %shl.i, %conv.i37
  34   %add = add i128 %or7, %or
  35   %add18 = add i128 %or17, %or12
  36   %mul = mul i128 %add18, %add
  37   ret i128 %mul
  38 }
  39 ; CHECK: adds   r4, r2, r7
  40 ; CHECK: mov    r4, r1
  41 ; CHECK: adcs   r4, r6
  42 ; CHECK: ldr    r4, [sp, #20]           @ 4-byte Reload
  43 ; CHECK: adcs   r5, r4
  44 ; CHECK: ldr    r4, [sp, #24]           @ 4-byte Reload
  45 ; CHECK: adcs   r3, r4
  46 ; CHECK: adds   r4, r2, r7
  47 ; CHECK: adcs   r1, r6
  48 ; CHECK: str    r4, [sp]
  49 ; CHECK: str    r1, [sp, #4]
  50 ; CHECK: ldr    r2, [r0, #16]
  51 ; CHECK: ldr    r6, [r0, #24]
  52 ; CHECK: adcs   r6, r2
  53 ; CHECK: str    r6, [sp, #8]
  54 ; CHECK: ldr    r2, [r0, #20]
  55 ; CHECK: ldr    r0, [r0, #28]
  56 ; CHECK: adcs   r0, r2