[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / ARM / 2007-03-07-CombinerCrash.ll
blob472a345a0d71c54b76081b4684db3cbd6fa554bc
1 ; RUN: llc < %s -mtriple=arm-apple-darwin -mattr=+v6,+vfp2
3 define fastcc i8* @read_sleb128(i8* %p, i32* %val) {
4         br label %bb
6 bb:             ; preds = %bb, %0
7         %p_addr.0 = getelementptr i8, i8* %p, i32 0             ; <i8*> [#uses=1]
8         %tmp2 = load i8, i8* %p_addr.0          ; <i8> [#uses=2]
9         %tmp4.rec = add i32 0, 1                ; <i32> [#uses=1]
10         %tmp4 = getelementptr i8, i8* %p, i32 %tmp4.rec         ; <i8*> [#uses=1]
11         %tmp56 = zext i8 %tmp2 to i32           ; <i32> [#uses=1]
12         %tmp7 = and i32 %tmp56, 127             ; <i32> [#uses=1]
13         %tmp9 = shl i32 %tmp7, 0                ; <i32> [#uses=1]
14         %tmp11 = or i32 %tmp9, 0                ; <i32> [#uses=1]
15         icmp slt i8 %tmp2, 0            ; <i1>:1 [#uses=1]
16         br i1 %1, label %bb, label %cond_next28
18 cond_next28:            ; preds = %bb
19         store i32 %tmp11, i32* %val
20         ret i8* %tmp4