[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / ARM / 2013-05-31-char-shift-crash.ll
blob617271264b4fec2bc575c76cb974c5e6145b3542
1 ; RUN: llc < %s -O0 -mtriple=armv4t--linux-eabi-android
2 ; RUN: llc < %s -O0 -mtriple=armv4t-unknown-linux
3 ; RUN: llc < %s -O0 -mtriple=armv5-unknown-linux
5 ; See http://llvm.org/bugs/show_bug.cgi?id=16178
6 ; ARMFastISel used to fail emitting sext/zext in pre-ARMv6.
8 ; Function Attrs: nounwind
9 define arm_aapcscc void @f2(i8 signext %a) #0 {
10 entry:
11   %a.addr = alloca i8, align 1
12   store i8 %a, i8* %a.addr, align 1
13   %0 = load i8, i8* %a.addr, align 1
14   %conv = sext i8 %0 to i32
15   %shr = ashr i32 %conv, 56
16   %conv1 = trunc i32 %shr to i8
17   call arm_aapcscc void @f1(i8 signext %conv1)
18   ret void
21 declare arm_aapcscc void @f1(i8 signext) #1