[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / ARM / arm-abi-attr.ll
blobf05e6e788d6fc51088878fc03b6395f6f78daa20
1 ; RUN: llc -mtriple=arm-linux-gnu < %s | FileCheck %s --check-prefix=AAPCS
2 ; RUN: llc -mtriple=arm-linux-gnu -target-abi=apcs < %s | \
3 ; RUN: FileCheck %s --check-prefix=APCS
4 ; RUN: llc -mtriple=arm-linux-gnueabi -target-abi=apcs < %s | \
5 ; RUN: FileCheck %s --check-prefix=APCS
7 ; RUN: llc -mtriple=arm-linux-gnueabi < %s | FileCheck %s --check-prefix=AAPCS
8 ; RUN: llc -mtriple=arm-linux-gnueabi -target-abi=aapcs < %s | \
9 ; RUN: FileCheck %s --check-prefix=AAPCS
10 ; RUN: llc -mtriple=arm-linux-gnu -target-abi=aapcs < %s | \
11 ; RUN: FileCheck %s --check-prefix=AAPCS
13 ; The stack is 8 byte aligned on AAPCS and 4 on APCS, so we should get a BIC
14 ; only on APCS.
16 define void @g() {
17 ; APCS: sub     sp, sp, #8
18 ; APCS: bic     sp, sp, #7
20 ; AAPCS: sub    sp, sp, #8
21 ; AAPCS-NOT: bic
23   %c = alloca i8, align 8
24   call void @f(i8* %c)
25   ret void
28 declare void @f(i8*)