[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / ARM / bicZext.ll
blobcf4b7ba0e0446aa59b795d0fa6208a02aeee303c
1 ; RUN: llc %s -o - | FileCheck %s
2 ; ModuleID = 'bic.c'
3 target triple = "thumbv7-apple-ios3.0.0"
5 define zeroext i16 @foo16(i16 zeroext %f) nounwind readnone optsize ssp {
6 entry:
7   ; CHECK: .thumb_func  _foo16
8   ; CHECK: {{bic[^#]*#3}}
9   %and = and i16 %f, -4
10   ret i16 %and
13 define i32 @foo32(i32 %f) nounwind readnone optsize ssp {
14 entry:
15   ; CHECK: .thumb_func  _foo32
16   ; CHECK: {{bic[^#]*#3}}
17   %and = and i32 %f, -4
18   ret i32 %and