[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / ARM / emutls1.ll
blob18d32646e15d945bb37222b16aab142170f85614
1 ; RUN: llc < %s -emulated-tls -mtriple=arm-linux-androideabi \
2 ; RUN:     | FileCheck %s
3 ; RUN: llc < %s -emulated-tls -mtriple=arm-linux-androideabi \
4 ; RUN:     -relocation-model=pic | FileCheck %s --check-prefix=PIC
6 ; Compared with tls1.ll, emulated mode should not use __aeabi_read_tp or __tls_get_addr.
8 ; CHECK-NOT: _aeabi_read_tp
9 ; CHECK-NOT: _tls_get_addr
10 ; CHECK:     __emutls_get_addr
11 ; CHECK-NOT: __aeabi_read_tp
12 ; CHECK-NOT: _tls_get_addr
14 ; PIC-NOT: _aeabi_read_tp
15 ; PIC-NOT: _tls_get_addr
16 ; PIC:     __emutls_get_addr
17 ; PIC-NOT: _aeabi_read_tp
18 ; PIC-NOT: _tls_get_addr
20 @i = thread_local global i32 15 ; <i32*> [#uses=2]
22 define i32 @f() {
23 entry:
24  %tmp1 = load i32, i32* @i ; <i32> [#uses=1]
25  ret i32 %tmp1
28 define i32* @g() {
29 entry:
30  ret i32* @i