[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / ARM / ifcvt10.ll
bloba6334127411ff8602ab2f883e4fc7d68f7b12255
1 ; RUN: llc < %s -mtriple=arm-apple-ios -arm-atomic-cfg-tidy=0 -mcpu=cortex-a9 | FileCheck %s
2 ; rdar://8402126
3 ; Make sure if-converter is not predicating vldmia and ldmia. These are
4 ; micro-coded and would have long issue latency even if predicated on
5 ; false predicate.
7 define void @t(double %a, double %b, double %c, double %d, i32* nocapture %solutions, double* nocapture %x) nounwind "no-frame-pointer-elim"="true" {
8 entry:
9 ; CHECK-LABEL: t:
10 ; CHECK: vpop {d8}
11 ; CHECK-NOT: vpopne
12 ; CHECK: pop {r7, pc}
13   br i1 undef, label %if.else, label %if.then
15 if.then:                                          ; preds = %entry
16   %mul73 = fmul double %a, 0.000000e+00
17   %sub76 = fsub double %mul73, %mul73
18   store double %sub76, double* undef, align 4
19   %call88 = tail call double @cos(double 0.000000e+00) nounwind
20   %mul89 = fmul double %call88, %call88
21   %sub92 = fsub double %mul89, %mul89
22   store double %sub92, double* undef, align 4
23   ret void
25 if.else:                                          ; preds = %entry
26   %tmp101 = tail call double @llvm.pow.f64(double undef, double 0x3FD5555555555555)
27   %add112 = fadd double %tmp101, %tmp101
28   %mul118 = fmul double %add112, %add112
29   store double 0.000000e+00, double* %x, align 4
30   ret void
33 declare double @cos(double) readnone
34 declare double @llvm.pow.f64(double, double) nounwind readonly