[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / ARM / peephole-phi.mir
blob6616502145e48c1b27b6abef8dd3e52cb9400b44
1 # RUN: llc -o - %s -mtriple=armv7-- -verify-machineinstrs -run-pass=peephole-opt | FileCheck %s
3 # Make sure we do not crash on this input.
4 # Note that this input could in principle be optimized, but right now we don't
5 # have this case implemented so the output should simply be unchanged.
7 # CHECK-LABEL: name: func
8 # CHECK: body: |
9 # CHECK:   bb.0:
10 # CHECK:     Bcc %bb.2, 1, undef $cpsr
12 # CHECK:   bb.1:
13 # CHECK:     %0:dpr = IMPLICIT_DEF
14 # CHECK:     %1:gpr, %2:gpr = VMOVRRD %0, 14, $noreg
15 # CHECK:     B %bb.3
17 # CHECK:   bb.2:
18 # CHECK:     %3:spr = IMPLICIT_DEF
19 # CHECK:     %4:gpr = VMOVRS %3, 14, $noreg
21 # CHECK:   bb.3:
22 # CHECK:     %5:gpr = PHI %1, %bb.1, %4, %bb.2
23 # CHECK:     %6:spr = VMOVSR %5, 14, $noreg
24 ---
25 name: func0
26 tracksRegLiveness: true
27 body: |
28   bb.0:
29     Bcc %bb.2, 1, undef $cpsr
31   bb.1:
32     %0:dpr = IMPLICIT_DEF
33     %1:gpr, %2:gpr = VMOVRRD %0:dpr, 14, $noreg
34     B %bb.3
36   bb.2:
37     %3:spr = IMPLICIT_DEF
38     %4:gpr = VMOVRS %3:spr, 14, $noreg
40   bb.3:
41     %5:gpr = PHI %1, %bb.1, %4, %bb.2
42     %6:spr = VMOVSR %5, 14, $noreg
43 ...
45 # CHECK-LABEL: name: func1
46 # CHECK:    %6:spr = PHI %0, %bb.1, %2, %bb.2
47 # CHECK:    %7:spr = COPY %6
48 ---
49 name: func1
50 tracksRegLiveness: true
51 body: |
52   bb.0:
53     Bcc %bb.2, 1, undef $cpsr
55   bb.1:
56     %1:spr = IMPLICIT_DEF
57     %0:gpr = VMOVRS %1, 14, $noreg
58     B %bb.3
60   bb.2:
61     %3:spr = IMPLICIT_DEF
62     %2:gpr = VMOVRS %3:spr, 14, $noreg
64   bb.3:
65     %4:gpr = PHI %0, %bb.1, %2, %bb.2
66     %5:spr = VMOVSR %4, 14, $noreg
67 ...
69 # The current implementation doesn't perform any transformations if undef
70 # operands are involved.
71 # CHECK-LABEL: name: func-undefops
72 # CHECK: body: |
73 # CHECK:   bb.0:
74 # CHECK:     Bcc %bb.2, 1, undef $cpsr
76 # CHECK:   bb.1:
77 # CHECK:     %0:gpr = VMOVRS undef %1:spr, 14, $noreg
78 # CHECK:     B %bb.3
80 # CHECK:   bb.2:
81 # CHECK:     %2:gpr = VMOVRS undef %3:spr, 14, $noreg
83 # CHECK:   bb.3:
84 # CHECK:     %4:gpr = PHI %0, %bb.1, %2, %bb.2
85 # CHECK:     %5:spr = VMOVSR %4, 14, $noreg
86 ---
87 name: func-undefops
88 tracksRegLiveness: true
89 body: |
90   bb.0:
91     Bcc %bb.2, 1, undef $cpsr
93   bb.1:
94     %0:gpr = VMOVRS undef %1:spr, 14, $noreg
95     B %bb.3
97   bb.2:
98     %2:gpr = VMOVRS undef %3:spr, 14, $noreg
100   bb.3:
101     %4:gpr = PHI %0, %bb.1, %2, %bb.2
102     %5:spr = VMOVSR %4, 14, $noreg