[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / X86 / expected-virtual-register-in-functions-livein.mir
blob1f4f83601782520c08f12086ca7b54f60a6a8cee
1 # RUN: not llc -march=x86-64 -run-pass none -o /dev/null %s 2>&1 | FileCheck %s
3 --- |
5   define i32 @test(i32 %a) {
6   body:
7     ret i32 %a
8   }
10 ...
11 ---
12 name:            test
13 tracksRegLiveness: true
14 registers:
15   - { id: 0, class: gr32 }
16 liveins:
17   # CHECK: [[@LINE+1]]:34: expected a virtual register
18   - { reg: '$edi', virtual-reg: '$edi' }
19 body: |
20   bb.0.body:
21     liveins: $edi
23     %0 = COPY $edi
24     $eax = COPY %0
25     RETQ $eax
26 ...