[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / X86 / named-registers.mir
blob1bb67225d38b7fb1a35ec4d8601bda9fade3ac86
1 # RUN: llc -march=x86-64 -run-pass none -o - %s | FileCheck %s
2 # This test ensures that the MIR parser parses X86 registers correctly.
4 --- |
6   define i32 @foo() {
7   entry:
8     ret i32 0
9   }
11 ...
12 ---
13 # CHECK: name: foo
14 name:            foo
15 body: |
16   bb.0.entry:
17     ; CHECK:      $eax = MOV32r0
18     ; CHECK-NEXT: RETQ $eax
19     $eax = MOV32r0 implicit-def $eflags
20     RETQ $eax
21 ...