[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / X86 / spill-slot-fixed-stack-object-aliased.mir
blob5e191ba11942280abb10c208271487c62f7433df
1 # RUN: not llc -march=x86-64 -run-pass none -o /dev/null %s 2>&1 | FileCheck %s
3 --- |
5   define i32 @test(i32 %a) #0 {
6   entry:
7     %b = alloca i32
8     store i32 %a, i32* %b
9     %c = load i32, i32* %b
10     ret i32 %c
11   }
13   attributes #0 = { "no-frame-pointer-elim"="false" }
15 ...
16 ---
17 name:            test
18 frameInfo:
19   maxAlignment:    4
20 fixedStack:
21   # CHECK: [[@LINE+1]]:63: unknown key 'isAliased'
22   - { id: 0, type: spill-slot, offset: 0, size: 4, isAliased: true }
23 stack:
24   - { id: 0, offset: -12, size: 4, alignment: 4 }
25 body: |
26   bb.0.entry:
27     MOV32mr %rsp, 1, _, -4, _, %edi
28     %eax = COPY %edi
29     RETQ %eax
30 ...