[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / X86 / tied-physical-regs-match.mir
blob8f531d96d1d9eb05afca6655d1638a37255113f0
1 # RUN: not llc -march=x86-64 -run-pass none -o /dev/null %s 2>&1 | FileCheck %s
2 # This test ensures that the Machine Verifier detects tied physical registers
3 # that doesn't match.
5 --- |
7   define i32 @foo() {
8   entry:
9     ret i32 0
10   }
12 ...
13 ---
14 name:            foo
15 body: |
16   bb.0.entry:
17     liveins: $rdi
19     ; CHECK: Tied physical registers must match.
20     $rbx = AND64rm killed $rdx, killed $rdi, 1, _, 0, _, implicit-def dead $eflags
21     RETQ $rbx
22 ...