[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / MIR / X86 / virtual-register-redefinition-error.mir
blob6ecfabc1b30f74146dd898e995f9a58f83da1329
1 # RUN: not llc -march=x86-64 -run-pass none -o /dev/null %s 2>&1 | FileCheck %s
3 --- |
5   define i32 @test(i32 %a) {
6   body:
7     ret i32 %a
8   }
10 ...
11 ---
12 name:            test
13 tracksRegLiveness: true
14 registers:
15   - { id: 0, class: gr32 }
16 # CHECK: [[@LINE+1]]:11: redefinition of virtual register '%0'
17   - { id: 0, class: gr32 }
18 body: |
19   bb.0.body:
20     liveins: %edi
22     %0 = COPY %edi
23     %eax = COPY %0
24     RETQ %eax
25 ...