[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / Mips / brsize3a.ll
blob24516018b9b76b36d74fd76dc8802480b54b8b82
1 ; RUN: llc -mtriple=mipsel-linux-gnu -march=mipsel -mattr=mips16 -mattr=+soft-float -mips16-hard-float -relocation-model=pic -mips16-constant-islands   < %s | FileCheck %s -check-prefix=b-short
3 ; ModuleID = 'brsize3.c'
4 target datalayout = "E-p:32:32:32-i1:8:8-i8:8:32-i16:16:32-i32:32:32-i64:64:64-f32:32:32-f64:64:64-v64:64:64-n32-S64"
5 target triple = "mips--linux-gnu"
7 ; Function Attrs: noreturn nounwind optsize
8 define void @foo() #0 {
9 entry:
10   br label %x
12 x:                                                ; preds = %x, %entry
13   tail call void asm sideeffect ".space 200", ""() #1, !srcloc !1
14   br label %x
15 ; b-short: $BB0_1:
16 ; b-short:      #APP
17 ; b-short:      .space 200
18 ; b-short:      #NO_APP
19 ; b-short:      b       $BB0_1 # 16 bit inst
23 attributes #0 = { noreturn nounwind optsize "less-precise-fpmad"="false" "no-frame-pointer-elim"="false" "no-infs-fp-math"="false" "no-nans-fp-math"="false" "stack-protector-buffer-size"="8" "unsafe-fp-math"="false" "use-soft-float"="true" }
24 attributes #1 = { nounwind }
26 !1 = !{i32 45}