[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / Mips / ctlz-v.ll
blob156c640681b75163d98b50e3cbdeb9ca30bab817
1 ; RUN: llc  < %s -march=mipsel -mcpu=mips32r2 | FileCheck %s -check-prefix=MIPS32
2 ; RUN: llc  < %s -march=mips64el -mcpu=mips64r2 | FileCheck %s -check-prefix=MIPS64
4 declare <2 x i32> @llvm.ctlz.v2i32(<2 x i32>, i1)
6 define <2 x i32> @ctlzv2i32(<2 x i32> %x) {
7 entry:
8 ; MIPS32: clz     $2, $4
9 ; MIPS32: clz     $3, $5
11 ; MIPS64-DAG: dsrl $[[A0:[0-9]+]], $4, 32
12 ; MIPS64-DAG: sll $[[A1:[0-9]+]], $[[A0]], 0
13 ; MIPS64-DAG: clz $[[R0:[0-9]+]], $[[A1]]
14 ; MIPS64-DAG: dsll $[[R1:[0-9]+]], $[[R0]], 32
15 ; MIPS64-DAG: sll $[[A2:[0-9]+]], $4, 0
16 ; MIPS64-DAG: clz $[[R2:[0-9]+]], $[[A2]]
17 ; MIPS64-DAG: dext $[[R3:[0-9]+]], $[[R2]], 0, 32
18 ; MIPS64-DAG: or $2, $[[R3]], $[[R1]]
20   %ret = call <2 x i32> @llvm.ctlz.v2i32(<2 x i32> %x, i1 true)
21   ret <2 x i32> %ret