[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / Mips / fcopysign-f32-f64.ll
blob695431a5ab6074c679957da892c90ea01c558b60
1 ; RUN: llc  < %s -verify-machineinstrs -march=mips64el -mcpu=mips4 \
2 ; RUN:   -target-abi=n64 | FileCheck %s -check-prefixes=ALL,64
3 ; RUN: llc  < %s -verify-machineinstrs -march=mips64el -mcpu=mips64 \
4 ; RUN:   -target-abi=n64 | FileCheck %s -check-prefixes=ALL,64
5 ; RUN: llc  < %s -verify-machineinstrs -march=mips64el -mcpu=mips64r2 \
6 ; RUN:   -target-abi=n64 | FileCheck %s -check-prefixes=ALL,64R2
8 declare double @copysign(double, double) nounwind readnone
10 declare float @copysignf(float, float) nounwind readnone
12 define float @func2(float %d, double %f) nounwind readnone {
13 entry:
14 ; ALL-LABEL: func2:
16 ; 64-DAG: lui  $[[T0:[0-9]+]], 32767
17 ; 64-DAG: ori  $[[MSK0:[0-9]+]], $[[T0]], 65535
18 ; 64-DAG: and  $[[AND0:[0-9]+]], ${{[0-9]+}}, $[[MSK0]]
19 ; 64-DAG: dsrl $[[DSRL:[0-9]+]], ${{[0-9]+}}, 63
20 ; 64-DAG: sll  $[[SLL0:[0-9]+]], $[[DSRL]], 0
21 ; 64-DAG: sll  $[[SLL1:[0-9]+]], $[[SLL0]], 31
22 ; 64:     or   $[[OR:[0-9]+]], $[[AND0]], $[[SLL1]]
23 ; 64:     mtc1 $[[OR]], $f0
25 ; 64R2: dextu ${{[0-9]+}}, ${{[0-9]+}}, 63, 1
26 ; 64R2: ins  $[[INS:[0-9]+]], ${{[0-9]+}}, 31, 1
27 ; 64R2: mtc1 $[[INS]], $f0
29   %add = fadd float %d, 1.000000e+00
30   %conv = fptrunc double %f to float
31   %call = tail call float @copysignf(float %add, float %conv) nounwind readnone
32   ret float %call
35 define double @func3(double %d, float %f) nounwind readnone {
36 entry:
37 ; ALL-LABEL: func3:
39 ; 64:     mfc1    $[[MFC:[0-9]+]], $f13
40 ; 64:     daddiu  $[[R1:[0-9]+]], $zero, 1
41 ; 64:     dmfc1   $[[R0:[0-9]+]], ${{.*}}
42 ; 64:     dsll    $[[R2:[0-9]+]], $[[R1]], 63
43 ; 64:     daddiu  $[[R3:[0-9]+]], $[[R2]], -1
44 ; 64:     and     $[[AND0:[0-9]+]], $[[R0]], $[[R3]]
45 ; 64:     srl     $[[SRL:[0-9]+]], $[[MFC:[0-9]+]], 31
46 ; 64:     dsll    $[[DSLL:[0-9]+]], $[[SRL]], 63
47 ; 64:     or      $[[OR:[0-9]+]], $[[AND0]], $[[DSLL]]
48 ; 64:     dmtc1   $[[OR]], $f0
50 ; 64R2: ext   ${{[0-9]+}}, ${{[0-9]+}}, 31, 1
51 ; 64R2: dinsu $[[INS:[0-9]+]], ${{[0-9]+}}, 63, 1
52 ; 64R2: dmtc1 $[[INS]], $f0
54   %add = fadd double %d, 1.000000e+00
55   %conv = fpext float %f to double
56   %call = tail call double @copysign(double %add, double %conv) nounwind readnone
57   ret double %call