[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / Mips / stldst.ll
blob62d5f1f92b450b3de28cdb917f41e56f15231d4f
1 ; RUN: llc  -march=mipsel -mattr=mips16 -relocation-model=pic -O3 < %s | FileCheck %s -check-prefix=16
3 @kkkk = global i32 67, align 4
4 @llll = global i32 33, align 4
5 @mmmm = global i32 44, align 4
6 @nnnn = global i32 55, align 4
7 @oooo = global i32 32, align 4
8 @pppp = global i32 41, align 4
9 @qqqq = global i32 59, align 4
10 @rrrr = global i32 60, align 4
11 @.str = private unnamed_addr constant [32 x i8] c"%i %i %i %i %i %i %i %i %i %i \0A\00", align 1
13 define i32 @main() nounwind {
14 entry:
15   %0 = load i32, i32* @kkkk, align 4
16   %1 = load i32, i32* @llll, align 4
17   %add = add nsw i32 %0, 10
18   %add1 = add nsw i32 %1, 10
19   %2 = load i32, i32* @mmmm, align 4
20   %sub = add nsw i32 %2, -3
21   %3 = load i32, i32* @nnnn, align 4
22   %add2 = add nsw i32 %3, 10
23   %4 = load i32, i32* @oooo, align 4
24   %add3 = add nsw i32 %4, 4
25   %5 = load i32, i32* @pppp, align 4
26   %sub4 = add nsw i32 %5, -5
27   %6 = load i32, i32* @qqqq, align 4
28   %sub5 = add nsw i32 %6, -10
29   %7 = load i32, i32* @rrrr, align 4
30   %add6 = add nsw i32 %7, 6
32   %call = tail call i32 (i8*, ...) @printf(i8* getelementptr inbounds ([32 x i8], [32 x i8]* @.str, i32 0, i32 0), i32 %sub5, i32 %add6, i32 %0, i32 %1, i32 %2, i32 %3, i32 %4, i32 %5, i32 %6, i32 %7) nounwind
33   %call7 = tail call i32 (i8*, ...) @printf(i8* getelementptr inbounds ([32 x i8], [32 x i8]* @.str, i32 0, i32 0), i32 %0, i32 %1, i32 %add, i32 %add1, i32 %sub, i32 %add2, i32 %add3, i32 %sub4, i32 %sub5, i32 %add6) nounwind
34   ret i32 0
36 ; 16:   sw      ${{[0-9]+}}, {{[0-9]+}}($sp)         # 4-byte Folded Spill
37 ; 16:   lw      ${{[0-9]+}}, {{[0-9]+}}($sp)         # 4-byte Folded Reload
38 ; 16:   sw      ${{[0-9]+}}, {{[0-9]+}}($sp)         # 4-byte Folded Spill
39 ; 16:   lw      ${{[0-9]+}}, {{[0-9]+}}($sp)         # 4-byte Folded Reload
41 declare i32 @printf(i8* nocapture, ...) nounwind