[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / Mips / vector-load-store.ll
blob61cbc5a6dee1fb081a0abe82a383b72e9a7e11f5
1 ; RUN: llc -march=mipsel -mattr=+dsp < %s | FileCheck %s
3 @g1 = common global <2 x i16> zeroinitializer, align 4
4 @g0 = common global <2 x i16> zeroinitializer, align 4
5 @g3 = common global <4 x i8> zeroinitializer, align 4
6 @g2 = common global <4 x i8> zeroinitializer, align 4
8 define void @func_v2i16() nounwind {
9 entry:
10 ; CHECK: lw
11 ; CHECK: sw
13   %0 = load <2 x i16>, <2 x i16>* @g1, align 4
14   store <2 x i16> %0, <2 x i16>* @g0, align 4
15   ret void
18 define void @func_v4i8() nounwind {
19 entry:
20 ; CHECK: lw
21 ; CHECK: sw
23   %0 = load <4 x i8>, <4 x i8>* @g3, align 4
24   store <4 x i8> %0, <4 x i8>* @g2, align 4
25   ret void