[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / CodeGen / SPARC / pic.ll
blob4edbffcc12baa4cb64f1ddae50fd091a8b8c2ee4
1 ; RUN: llc < %s -relocation-model=pic -mtriple=sparc | FileCheck %s
3 @value = external global i32
5 define i32 @test() nounwind {
6 ; CHECK:    ld [%i0+value], %i0
7 entry:
8   %0 = load i32, i32* @value
9   ret i32 %0
12 !llvm.module.flags = !{!0}
14 !0 = !{i32 7, !"PIC Level", i32 1}