[ARM] Cortex-M4 schedule additions
[llvm-complete.git] / test / MachineVerifier / test_g_zextload.mir
blobbcb96e3875f976dd28ee353e3e46b305699bf31e
1 # RUN: not llc -o - -march=arm64 -global-isel -run-pass=none -verify-machineinstrs %s 2>&1 | FileCheck %s
2 # REQUIRES: global-isel, aarch64-registered-target
4 ---
5 name:            test_zextload
6 legalized:       true
7 regBankSelected: false
8 selected:        false
9 tracksRegLiveness: true
10 liveins:
11 body:             |
12   bb.0:
14     ; CHECK: Bad machine code: Generic memory instruction must access a pointer
15     %0:_(s64) = G_CONSTANT i32 0
16     %1:_(s32) = G_ZEXTLOAD %0 :: (load 1)
18     ; CHECK: *** Bad machine code: Generic instruction accessing memory must have one mem operand ***
19     %2:_(p0) = G_IMPLICIT_DEF
20     %3:_(s64) = G_ZEXTLOAD %2
22     ; CHECK: Bad machine code: Generic extload must have a narrower memory type
23     ; CHECK: Bad machine code: Generic extload must have a narrower memory type
25     %4:_(s64) = G_ZEXTLOAD %2 :: (load 8)
26     %5:_(s64) = G_ZEXTLOAD %2 :: (load 16)
28 ...